公开(公告)号：PL3407183T3

公开(公告)日：2022-06-20

申请号：PL18170154

申请日：2018-04-30

Applicant: INTEL CORP

Inventor： DAS DIPANKAR ,  GRAMUNT ROGER ,  SMELYANSKIY MIKHAIL ,  CORBAL JESUS ,  MUDIGERE DHEEVATSA ,  MELLEMPUDI NAVEEN K ,  HEINECKE ALEXANDER F

IPC: G06F9/30

公开(公告)号：DE102018110687A1

公开(公告)日：2018-11-08

申请号：DE102018110687

申请日：2018-05-04

Applicant: INTEL CORP

Inventor： MELLEMPUDI NAVEEN K ,  MUDIGERE DHEEVATSA ,  DAS DIPANKAR ,  SRIDHARAN SRINIVAS

IPC: G06F7/00

Abstract: Eine Ausführungsform stellt eine Grafikverarbeitungseinheit zum Ausführen von Berechnungen bereit, die einem neuronalen Netzwerk zugeordnet sind, wobei die Grafikverarbeitungseinheit eine Recheneinheit, die eine Hardware-Logikeinheit mit dynamischer Genauigkeitsfestkommalogik aufweist; eine Decodiereinheit zum Decodieren einer Anweisung zur Ausführung durch die Recheneinheit, wobei die Anweisung bewirkt, dass die Recheneinheit eine arithmetische Matrixoperation an einem Satz von dynamischen Festkommatensoren ausführt; und einen dynamischen Genauigkeitsmanager zum dynamischen Einstellen der Genauigkeit einer Rechenoperation umfasst, die von der Recheneinheit während der arithmetischen Matrixoperation ausgeführt wird, wobei der dynamische Genauigkeitsmanager die Genauigkeit der Rechenoperation einstellt, um einen arithmetischen Überlauf zu verhindern.

公开(公告)号：ES2914299T3

公开(公告)日：2022-06-09

申请号：ES18170154

申请日：2018-04-30

Applicant: INTEL CORP

Inventor： DAS DIPANKAR ,  GRAMUNT ROGER ,  SMELYANSKIY MIKHAIL ,  CORBAL JESUS ,  MUDIGERE DHEEVATSA ,  MELLEMPUDI NAVEEN K ,  HEINECKE ALEXANDER F

IPC: G06F9/30

Abstract: Un aparato de cómputo para realizar operaciones de aprendizaje automático, comprendiendo el aparato de cómputo: una unidad de extracción dispuesta para extraer (742) una única instrucción que tiene múltiples operandos de entrada, en donde los múltiples operandos de entrada tienen una longitud en bits desigual, teniendo un primer operando de entrada una primera longitud en bits y teniendo un segundo operando de entrada una segunda longitud en bits; una unidad de descodificación dispuesta para descodificar (744) la única instrucción en una instrucción descodificada; una unidad de longitud de operando para determinar (744) la longitud en bits más pequeña de la primera longitud en bits y la segunda longitud en bits; y una unidad de cómputo dispuesta para realizar (746) una operación matricial sobre los múltiples operandos de entrada para generar un valor de salida que tiene una longitud en bits igual a la longitud en bits más pequeña, en donde la unidad de cómputo está dispuesta adicionalmente para: determinar si una operación de multiplicación de la operación matricial tiene una entrada cero; y sortear la operación de multiplicación que tiene la entrada cero.