公开(公告)号：DE102020131925A1

公开(公告)日：2021-09-16

申请号：DE102020131925

申请日：2020-12-02

Applicant: INTEL CORP

Inventor： DICECCO ROBERTO ,  FENDER JOSHUA DAVID ,  O'CONNELL SHANE

IPC: G06F7/48

Abstract: Es wird eine Schaltungsanordnung zur Zerlegung von Block-Gleitkommazahlen in Gleitkommazahlen geringerer Genauigkeit bereitgestellt. Die Schaltungsanordnung kann eine Speicherschaltung hoher Genauigkeit, die dazu konfiguriert ist, Gleitkommazahlen hoher Genauigkeit bereitzustellen, Eingangsselektoren, die dazu konfiguriert sind, die Gleitkommazahlen hoher Genauigkeit von der Speicherschaltung hoher Genauigkeit zu empfangen und entsprechende Gleitkomma-Komponenten geringerer Genauigkeit mit angepassten Exponenten zu erzeugen, und eine Block-Gleitkomma-Vektorschaltung geringerer Genauigkeit, die dazu konfiguriert ist, die verschiedenen Gleitkomma-Komponenten geringerer Genauigkeit, die durch die Eingangsselektoren erzeugt werden, zu kombinieren, enthalten. Die Gleitkomma-Komponenten geringerer Genauigkeit können räumlich oder über eine Vielzahl von Iterationen im Zeitverlauf verarbeitet werden.