公开(公告)号：US3812521A

公开(公告)日：1974-05-21

申请号：US33323973

申请日：1973-02-16

Applicant: MOTOROLA INC

Inventor： DAVIS W ,  PACE W

IPC: H01L21/00 ,  H01L21/3205 ,  H01L21/60 ,  H01L21/761 ,  H01L23/485 ,  H01L23/52 ,  H01L5/02

CPC classification number: H01L24/05 ,  H01L21/00 ,  H01L21/761 ,  H01L23/485 ,  H01L24/48 ,  H01L24/85 ,  H01L2224/04042 ,  H01L2224/4847 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/12036 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2224/45099 ,  H01L2224/05556 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/85399

Abstract: A bonding pad substructure in a semiconductor device prevents injection of minority carriers into the substrate during negative overvoltages applied to the bonding pad. An N-type isolated region is provided in a P-type substrate. A P-type region is provided within the N-type region, subtending the metal bonding pad which is on an oxide layer on the substrate. Shorts between the bonding pad and the semiconductor which may occur at defects in the oxide layer are thus limited to the P-type region, and negative overvoltages on the bonding pad reverse bias the PN junction so that deleterious injection of electrons from the Ntype region into the substrate cannot occur.

公开(公告)号：BR7708749A

公开(公告)日：1978-09-05

申请号：BR7708749

申请日：1977-12-29

Applicant: MOTOROLA INC

Inventor： PACE W

IPC: H03K17/90 ,  F02P7/07 ,  H01L27/22 ,  H01L27/00

公开(公告)号：WO1982000550A1

公开(公告)日：1982-02-18

申请号：PCT/US1981000941

申请日：1981-07-13

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  PACE W

IPC: H03F03/04

CPC classification number: G05F3/265 ,  H03F3/343

Abstract: Circuit cascode comprenant un circuit miroir a courant d'entree (12, 14) pour donner un courant de sortie (IO) sensiblement egal a un courant d'entree d'alimentation et un circuit de sortie (22, 26, 28) couple en cascode sur la sortie du miroir de courant d'entree et la sortie du circuit. Le circuit de sortie comprend une paire de transistors NPN (22, 26) connectes dans une configuration d'amplificateur Darlington qui est alimentee par un potentiel de polarisation constant a l'entree de l'amplificateur. L'amplificateur de Darlington est couple en cascode entre la sortie du miroir de courant et la sortie de la source de courant pour tamponner celle-ci des variations dans la tension de sortie fournie a la sortie. Le circuit de sortie comprend un transistor lateral PNP (28) dont l'emetteur est couple entre l'emetteur connecte et la base de ladite paire de transistors, la base est couplee au potentiel de polarisation et le collecteur a la sortie du miroir de courant de telle sorte que le courant de base inverse du transistor en cascode de ladite paire de transistors soit renvoye sur la sortie du miroir de courant pour eliminer l'erreur de courant de base inverse lorsque la valeur BVCEO du transistor en cascode est depassee.