公开(公告)号：WO1982004510A1

公开(公告)日：1982-12-23

申请号：PCT/US1982000598

申请日：1982-05-06

Applicant: MOTOROLA INC

Inventor： MOTOROLA INC ,  DERZAWIEC EDWARD ,  NELSON WADE H ,  PETTY CLEON

IPC: H03K19/082

CPC classification number: H03K19/01

Abstract: De maniere a reduire le temps qu'un reseau de circuit monoplaquette met pour generer un signal de validation interne a partir d'un signal d'horloge externe et d'un signal de validation externe, le signal d'horloge externe est applique directement sur l'entree de non inversion d'une porte (Alpha) AB (16). La sortie de la porte (Alpha) AB et un signal de validation externe sont envoyes sur la premiere et la seconde entrees d'une porte NOR (4) dont la sortie represente le signal de validation interne qui est reintroduit sur l'entree d'inversion de la porte (Alpha) AB. Ainsi, le signal d'horloge se propage au travers de deux etages de temporisation seulement plutot que trois comme cela est le cas avec des reseaux de circuits de validation de l'art anterieur.

公开(公告)号：EP0082851A4

公开(公告)日：1984-10-29

申请号：EP82901819

申请日：1982-05-06

Applicant: MOTOROLA INC

Inventor： DERZAWIEC EDWARD ,  NELSON WADE H ,  PETTY CLEON

IPC: H03K19/20 ,  H03K19/01 ,  H03K19/0175 ,  H03K19/082

CPC classification number: H03K19/01