公开(公告)号：CN101496177A

公开(公告)日：2009-07-29

申请号：CN200780027977.0

申请日：2007-07-19

Applicant: NXP股份有限公司

Inventor： 简·桑斯基 ,  韦伯·D·范诺尔特 ,  罗布·范达伦

IPC: H01L29/78 ,  H01L21/331 ,  H01L29/737 ,  H01L29/06 ,  H01L29/423 ,  H01L29/165 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/0623 ,  H01L29/0653 ,  H01L29/165 ,  H01L29/66712 ,  H01L29/73

Abstract: 一种制造半导体器件的方法，其包括形成沟槽(22)，并且随后选择性地蚀刻埋层(14)以形成空腔。随后将绝缘体沉积在沟槽(22)的侧壁上，但并不覆盖空腔，随后空腔被用来在空腔中形成导电区域(28)。随后可以用绝缘体(40)填充沟槽(22)，在这种情况下，导电区域(28)可以形成精确定位的掺杂区域，或者用导体来填充沟槽(22)来形成与导电区域(28)的接触。

公开(公告)号：CN101180722A

公开(公告)日：2008-05-14

申请号：CN200680012024.2

申请日：2006-04-12

Applicant: NXP股份有限公司

Inventor： 简·桑斯基

IPC: H01L21/762

CPC classification number: H01L29/7824 ,  H01L21/76264 ,  H01L29/0653

Abstract: 公开了一种半导体器件及其制造方法，其中通过在第一深腐蚀区域18的基底上形成第二深腐蚀区域120，在该第二深腐蚀区域120的基底上沉积绝缘体124，以及然后从该第二深腐蚀区域的侧壁而非由绝缘体124进行保护的基底横向蚀刻空穴26。本发明可以特别用于形成在有源部件之下具有空穴的半导体器件，或者，可以通过填充该空穴以形成绝缘体上硅或导体器件上硅。

公开(公告)号：CN101341590B

公开(公告)日：2011-05-11

申请号：CN200680047950.3

申请日：2006-12-18

Applicant: NXP股份有限公司

Inventor： 简·桑斯基 ,  韦伯·D·范诺尔特

IPC: H01L21/762

CPC classification number: H01L21/76229 ,  B81C1/00158 ,  B81C2201/014

Abstract: 一种制造半导体器件的方法，其中采用分层结构来提供钻蚀结构，所述分层结构包括牺牲层，该牺牲层被夹在两个刻蚀停止层(8，11)之间，并且将半导体薄膜(9)从体衬底(1)分开。在分层结构中形成了穿过半导体层(9)厚度和穿过上刻蚀停止层(8)的访问沟槽(4)和支撑沟槽(5)。支撑沟槽在牺牲层(12)和下刻蚀停止层中延伸得更深，并且被填充。牺牲层被暴露并且通过对刻蚀停止层具有选择性的刻蚀被刻蚀掉，以形成空腔(30)，并且牺牲层实现了经由包括填充的支撑沟槽的垂直支撑结构而被附着在体衬底上的半导体薄膜。

公开(公告)号：CN101341590A

公开(公告)日：2009-01-07

申请号：CN200680047950.3

申请日：2006-12-18

Applicant: NXP股份有限公司

Inventor： 简·桑斯基 ,  韦伯·D·范诺尔特

IPC: H01L21/762

CPC classification number: H01L21/76229 ,  B81C1/00158 ,  B81C2201/014

Abstract: 一种制造半导体器件的方法，其中采用分层结构来提供钻蚀结构，所述分层结构包括牺牲层，该牺牲层被夹在两个刻蚀停止层(8，11)之间，并且将半导体薄膜(9)从体衬底(1)分开。在分层结构中形成了穿过半导体层(9)厚度和穿过上刻蚀停止层(8)的访问沟槽(4)和支撑沟槽(5)。支撑沟槽在牺牲层(12)和下刻蚀停止层中延伸得更深，并且被填充。牺牲层被暴露并且通过对刻蚀停止层具有选择性的刻蚀被刻蚀掉，以形成空腔(30)，并且牺牲层实现了经由包括填充的支撑沟槽的垂直支撑结构而被附着在体衬底上的半导体薄膜。

公开(公告)号：CN101542737B

公开(公告)日：2012-03-21

申请号：CN200780042618.2

申请日：2007-11-13

Applicant: NXP股份有限公司

Inventor： 吉尔贝托·库拉托拉 ,  马克·范达尔 ,  简·桑斯基

IPC: H01L29/739

CPC classification number: H01L29/7391 ,  H01L29/66356

Abstract: 以垂直地而非横向地布置在器件结构中的从栅极到源区/漏区中之一的偏移来形成碰撞电离MOSFET。该半导体器件包括：具有第一掺杂浓度的第一源/漏区；具有第二掺杂浓度并具有与第一源/漏区相反的掺杂类型的第二源/漏区，第一源/漏区与第二源/漏区被掺杂浓度小于第一掺杂浓度和第二掺杂浓度中任一个的中间区横向隔开；栅极，其与中间区电绝缘并被布置在中间区的上方，第一源/漏区和第二源/漏区与栅极横向对准；其中与中间区形成边界的第一源/漏区的整个部分与中间区的顶部在垂直方向上隔开。

公开(公告)号：CN101496177B

公开(公告)日：2011-07-06

申请号：CN200780027977.0

申请日：2007-07-19

Applicant: NXP股份有限公司

Inventor： 简·桑斯基 ,  韦伯·D·范诺尔特 ,  罗布·范达伦

IPC: H01L29/78 ,  H01L21/331 ,  H01L29/737 ,  H01L29/06 ,  H01L29/423 ,  H01L29/165 ,  H01L21/336

CPC classification number: H01L29/7802 ,  H01L29/0623 ,  H01L29/0653 ,  H01L29/165 ,  H01L29/66712 ,  H01L29/73

Abstract: 一种制造半导体器件的方法，其包括形成沟槽(22)，并且随后选择性地蚀刻埋层(14)以形成空腔。随后将绝缘体沉积在沟槽(22)的侧壁上，但并不覆盖空腔，随后空腔被用来在空腔中形成导电区域(28)。随后可以用绝缘体(40)填充沟槽(22)，在这种情况下，导电区域(28)可以形成精确定位的掺杂区域，或者用导体来填充沟槽(22)来形成与导电区域(28)的接触。

公开(公告)号：CN100557786C

公开(公告)日：2009-11-04

申请号：CN200680012024.2

申请日：2006-04-12

Applicant: NXP股份有限公司

Inventor： 简·桑斯基

IPC: H01L21/762

CPC classification number: H01L29/7824 ,  H01L21/76264 ,  H01L29/0653

Abstract: 公开了一种半导体器件及其制造方法，其中通过在第一深腐蚀区域18的基底上形成第二深腐蚀区域120，在该第二深腐蚀区域120的基底上沉积绝缘体124，以及然后从该第二深腐蚀区域的侧壁而非由绝缘体124进行保护的基底横向蚀刻空穴26。本发明可以特别用于形成在有源部件之下具有空穴的半导体器件，或者，可以通过填充该空穴以形成绝缘体上硅或导体器件上硅。

公开(公告)号：CN101542737A

公开(公告)日：2009-09-23

申请号：CN200780042618.2

申请日：2007-11-13

Applicant: NXP股份有限公司

Inventor： 吉尔贝托·库拉托拉 ,  马克·范达尔 ,  简·桑斯基

IPC: H01L29/739

CPC classification number: H01L29/7391 ,  H01L29/66356

Abstract: 以垂直地而非横向地布置在器件结构中的从栅极到源区/漏区中之一的偏移来形成碰撞电离MOSFET。该半导体器件包括：具有第一掺杂浓度的第一源/漏区；具有第二掺杂浓度并具有与第一源/漏区相反的掺杂类型的第二源/漏区，第一源/漏区与第二源/漏区被掺杂浓度小于第一掺杂浓度和第二掺杂浓度中任一个的中间区横向隔开；栅极，其与中间区电绝缘并被布置在中间区的上方，第一源/漏区和第二源/漏区与栅极横向对准；其中与中间区形成边界的第一源/漏区的整个部分与中间区的顶部在垂直方向上隔开。