-
公开(公告)号：DE112012004162B4
公开(公告)日：2017-12-21
申请号：DE112012004162
申请日：2012-09-27
Applicant: OMRON TATEISI ELECTRONICS CO
Inventor： FUJIWARA TAKESHI , HINUMA KENICHI , AHIHARA YOSHIKI , OKUNO TOSHIAKI , INOUE KATSUYUKI , YAMAMOTO JUNYA , MIYAJI TAKAAKI
Abstract: Bindungsverfahren für Wafer, wobei ein Arbeitsschritt, in dem an der Oberfläche eines ersten Wafers (1) eine erste Bindungsstelle (3) ausgebildet wird, indem auf den ersten Wafer (1) eine Diffusionsverhinderungsschicht (7) aus einem mit AuSn schlecht benetzbaren Material geschichtet wird und an der Oberfläche dieser Diffusionsverhinderungsschicht (7), vom Rand dieser Diffusionsverhinderungsschicht (7) nach innen versetzt, eine Klebeschicht (8) ausgebildet wird, ein Arbeitsschritt, in dem an der Oberfläche eines zweiten Wafers (11) eine zweite Bindungsstelle (13) ausgebildet wird, und ein Arbeitsschritt vorgesehen sind, in dem der erste Wafer (1) und der zweite Wafer (11) einander gegenübergestellt werden und die erste Bindungsstelle (3) und die zweite Bindungsstelle (13) mittels AuSn Lötzinn eutektisch miteinander verbunden werden.
-
公开(公告)号：DE112012004162T5
公开(公告)日：2014-07-10
申请号：DE112012004162
申请日：2012-09-27
Applicant: OMRON TATEISI ELECTRONICS CO
Inventor： FUJIWARA TAKESHI , HINUMA KENICHI , AHIHARA YOSHIKI , OKUNO TOSHIAKI , INOUE KATSUYUKI , YAMAMOTO JUNYA , MIYAJI TAKAAKI
IPC: H01L23/02 , H01L21/60 , H01L25/065 , H01L25/07 , H01L25/18
Abstract: An der Oberfläche von Wafer 1 wird eine Festklebeschicht 4 gebildet, auf diese Festklebeschicht 4 wird eine Diffusionsverhinderungsschicht 7 aus einem Material geschichtet, das von AuSn schlecht benetzbar ist. Vom Rand der Diffusionsverhinderungsschicht 7 nach innen versetzt wird an der Oberfläche der Diffusionsverhinderungsschicht 7 eine Klebeschicht 8 ausgebildet, und an der Oberfläche des Wafers 1 wird eine Bindungsstelle 3 ausgeformt. An der Unterseite von Wafer 11 ist eine Bindungsstelle 13 vorgesehen, unter der Bindungsstelle 13 ist eine AuSn Lötzinnschicht 19 vorgesehen. Wafer 1 und Wafer 11 werden einander gegenübergestellt, AuSn Lötzinn 19 wird geschmolzen, und Bindungsstelle 3 und Bindungsstelle 13 werden durch AuSn Lötzinn 22 eutektisch miteinander verbunden.
-
公开(公告)号：EP3211589A4
公开(公告)日：2018-01-10
申请号：EP15872894
申请日：2015-12-17
Applicant: OMRON TATEISI ELECTRONICS CO
Inventor： HASHIZAKI MASANORI , YAMAMOTO JUNYA , NAKAJIMA HIROSHI
CPC classification number: A61M21/02 , A61B5/16 , A61B5/4812 , A61B5/4815 , A61M2021/0011 , G06N7/005 , G06Q50/22 , G09B19/00
Abstract: A sleep improvement system includes a lifestyle pattern generator configured to generate a lifestyle pattern from at least one of sleep information about sleep of a user, lifestyle information about the user, and living condition information about the user.
-
4.发明公开STRUCTURE FOR SIGNAL LINE, MANUFACTURING METHOD FOR SIGNAL LINE AND SWITCH USING THE SIGNAL LINE 审中-公开结构某个信号线，方法信号管理和开关，SIGNALLEITUNG
公开(公告)号：EP2546920A4
公开(公告)日：2013-11-06
申请号：EP10847501
申请日：2010-12-09
Applicant: OMRON TATEISI ELECTRONICS CO
Inventor： YAMAMOTO JUNYA , NARISE KOJI
CPC classification number: H01P3/081 , B81B3/0086 , B81B2201/018 , B81B2203/0136 , H01H59/0009 , H01H2001/0078 , H01P1/127
-
公开(公告)号：EP3211590A4
公开(公告)日：2018-01-10
申请号：EP15872895
申请日：2015-12-17
Applicant: OMRON TATEISI ELECTRONICS CO
Inventor： HASHIZAKI MASANORI , YAMAMOTO JUNYA , NAKAJIMA HIROSHI
CPC classification number: G06F19/3475 , A61B5/00 , A61B5/021 , A61B5/4809 , A61B5/7264 , A63B24/0062 , G06F19/322 , G06F19/3431 , G06F19/345 , G06Q50/22 , G09B5/02 , G09B19/00 , G16H10/60 , G16H50/20 , G16H50/30
Abstract: A lifestyle improvement device includes: a lifestyle pattern generator configured to generate a lifestyle pattern based on biological information that is of information about physiology caused by object person's physical activity and behavior information that is of object person's dynamic information; and a lifestyle predictor configured to predict the biological information about the object person based on the lifestyle pattern generated with the lifestyle pattern generator.
-
Patent Agency Ranking
公开(公告)号：JP2019090733A
公开(公告)日：2019-06-13
申请号：JP2017220488
申请日：2017-11-15
Applicant: OMRON TATEISI ELECTRONICS CO
Inventor： YAMAMOTO JUNYA , MASUDA TAKAHIRO , MIYAHARA CHIHIRO
IPC: G01L1/14
Abstract: 【課題】圧力が印加されて変形する基板に生じる歪みを抑制可能な静電容量式圧力センサを提供する。【解決手段】静電容量式圧力センサは、可撓性を有し、一方の面の一部の領域に第1の電極が設けられたフレキシブル基板と、前記一方の面に対向する面に第2の電極が設けられた硬質基板と、前記第1の電極と前記第2の電極との間を支持するとともに前記第1の電極と前記第2の電極との間に中空部を設けるように立設された絶縁性の第1壁部と、前記フレキシブル基板における前記第1の電極が設けられていない領域と前記第2の電極との間に、前記フレキシブル基板と前記第2の電極との間を支持するように立設され、平面視において環形状に形成された導電性の第2壁部であって、前記第2の電極から電気的な配線を取り出す第2壁部を更に備える。【選択図】図2
-
公开(公告)号：JP2019090734A
公开(公告)日：2019-06-13
申请号：JP2017220489
申请日：2017-11-15
Applicant: OMRON TATEISI ELECTRONICS CO
Inventor： YAMAMOTO JUNYA , MASUDA TAKAHIRO , MIYAHARA CHIHIRO
IPC: G01L1/14
Abstract: 【課題】より簡易な配線構造を実現できる静電容量式圧力センサを提供する。【解決手段】静電容量式圧力センサは、可撓性を有し、第1の電極と前記第1の電極と離間した取り出し電極とが一方の面に設けられたフレキシブル基板と、前記一方の面に対向する面に第2の電極が設けられた硬質基板と、前記第1の電極と前記第2の電極との間を支持するとともに前記第1の電極と前記第2の電極との間に中空部を設けるように立設された絶縁性の壁部と、を備え、前記中空部において、前記第1の電極が前記第2の電極に対して撓むことで生じる静電容量の変化を検出することにより、前記第1の電極と前記第2の電極との対向面に向けて印加される圧力を測定する、静電容量式圧力センサであって、前記取り出し電極と前記第2の電極との間に、前記取り出し電極と前記第2の電極との間を支持するように立設された導電性の接続部を更に備える。【選択図】図2
-
公开(公告)号：JP2019090729A
公开(公告)日：2019-06-13
申请号：JP2017220469
申请日：2017-11-15
Applicant: OMRON TATEISI ELECTRONICS CO
Inventor： YAMAMOTO JUNYA , MASUDA TAKAHIRO , MIYAHARA CHIHIRO
Abstract: 【課題】2つの基板を接合して形成される静電容量式のシート型圧力センサにおいて、良好な測定精度を有すると共に、電極部分の位置がずれて接合されることを抑制する技術を提供する。【解決手段】本発明に係る圧力センサは、静電容量式の圧力センサであって、可撓性を有し、一方の面の一部の領域に第1電極及び第2電極が設けられたフレキシブル基板と、前記第1電極及び第2電極と対向、かつ離間して配置される第3の電極を備える硬質基板と、を有し、前記フレキシブル基板と前記硬質基板とは、対向面において接合されており、平面視において前記第1電極及び第2電極が設けられる前記一部の領域の面積が、前記硬質基板の面積よりも大きい、ことを特徴とする。【選択図】図1
-
公开(公告)号：JP2019090732A
公开(公告)日：2019-06-13
申请号：JP2017220487
申请日：2017-11-15
Applicant: OMRON TATEISI ELECTRONICS CO
Inventor： YAMAMOTO JUNYA , MASUDA TAKAHIRO , MIYAHARA CHIHIRO
IPC: G01L9/12
Abstract: 【課題】装着性を向上した静電容量式圧力センサを提供する。【解決手段】静電容量式圧力センサは、可撓性を有するシート基板およびシート基板に設けられた複数の第1の電極を含むフレキシブル基板と、第1の電極に対向して配置される第2の電極を含み、フレキシブル基板との間に中空部を介してフレキブル基板に対向配置された複数の硬質基板と、を備え、中空部において、第1の電極が第2の電極に対して撓むことで生じる静電容量の変化を検出することにより、第1の電極における第2の電極との対向面に向けて印加される圧力を測定し、複数の硬質基板の長手方向が、シート基板の長手方向と一致又は直交するように、複数の硬質基板がシート基板に配置されている。【選択図】図1
-
公开(公告)号：JP2019090731A
公开(公告)日：2019-06-13
申请号：JP2017220486
申请日：2017-11-15
Applicant: OMRON TATEISI ELECTRONICS CO
Inventor： YAMAMOTO JUNYA , MASUDA TAKAHIRO , MIYAHARA CHIHIRO
IPC: G01L9/12
Abstract: 【課題】フレキシブル基板と硬質基板との剥離を抑制する。【解決手段】静電容量式圧力センサは、第1の電極を含み、可撓性を有するフレキシブル基板と、第1の電極に対向して配置される第2の電極を含み、フレキシブル基板との間に中空部を介してフレキシブル基板に対向配置された硬質基板と、フレキシブル基板と硬質基板との間であって、中空部を囲むように設けられ、フレキシブル基板と硬質基板とを接合する接合部と、接合部の周囲であって、フレキシブル基板と硬質基板との間に設けられた補強樹脂と、を備え、中空部において、第1の電極が第2の電極に対して撓むことで生じる静電容量の変化を検出することにより、第1の電極における第2の電極との対向面に向けて印加される圧力を測定し、補強樹脂が、フレキシブル基板の一部、硬質基板の一部および接合部の一部を覆っている。【選択図】図1
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.023 seconds)
