公开(公告)号：BRPI0920457B1

公开(公告)日：2020-01-21

申请号：BRPI0920457

申请日：2009-10-09

Applicant: PANASONIC CORP ,  PANASONIC IP CORP AMERICA

Inventor： SHUTAI OKAMURA ,  YUTAKA MURAKAMI

IPC: H03M13/19

Abstract: codificador, aparelho de transmissão, método de codificação e método de transmissão são mostrados um codificador, um dispositivo de transmissão e um método de codificação com os quais a quantidade de transmissão é reduzida e uma deterioração na eficiência de transmissão é suprimida, enquanto se melhora a qualidade de recepção quando qcldpc ou uma codificação de bloco similar é usada. uma unidade de regulagem de padrão de perfuração (620) busca por um padrão de perfuração para o qual cada múltiplo inteiro do número de colunas ou para cada divisor do número de colunas de uma matriz de sub-bloco que forma uma matriz de checagem (h) de um código de qc-ldpc, e uma unidade de perfuração (unidade de redução de dados) (630) comuta o padrão de perfuração para cada múltiplo inteiro do número de colunas ou para cada divisor do número de colunas da matriz de subbloco que forma a matriz de checagem do código de qc-ldpc.

公开(公告)号：BRPI0920457A2

公开(公告)日：2018-01-16

申请号：BRPI0920457

申请日：2009-10-09

Applicant: PANASONIC CORP

Inventor： SHUTAI OKAMURA ,  YUTAKA MURAKAMI

IPC: H03M13/19

公开(公告)号：BRPI0913438A2

公开(公告)日：2021-06-15

申请号：BRPI0913438

申请日：2009-07-06

Applicant: PANASONIC CORP

Inventor： MASAYUKI ORIHASHI ,  SHOZO OKASAKA ,  SHUTAI OKAMURA ,  TAKKAKI KISHIGAMI ,  YUTAKA MURAKAMI

IPC: H03M13/23 ,  H03M13/19

Abstract: codificador, decodificador, e método de codificação. a presente invenção refere-se a um codificador e a um decodificador que utilizam ldpc-cc (códigos convolucionais de verificação de paridade de baixa densidade). o codificador exibe taxas de codificação realizadas com uma pequena escala de circuito e uma alta qualidade de recepção de dados. no codificador (200), uma unidade de ajuste de taxa de codificação (250) ajusta uma taxa de codificação (s-1)/s (s=z), e uma unidade de criação de informações (210) ajusta informações que incluem a partir de informações xs,i a informações xz-1,i para zero. uma primeira unidade de computação de informações (220-1) recebe as informações x1,i no ponto de tempo i de modo a computar o termo x1(d) da fórmula (1). uma segunda unidade de computação de informações (220-2) recebe as informações x2,i no ponto de tempo i de modo a computar o termo x2(d) da fórmula (1). uma terceira unidade de computação de informações (220-3) recebe as informações x3,i no ponto de tempo i de modo a computar o termo x3(d) da fórmula (1). uma unidade de computação de paridade (230) recebe uma paridade pi1 no ponto de tempo i-1 de modo a computar o p(d) da fórmula (1). o or exclusivo dos resultados da computação é obtido como uma paridade pi no tempo i. ax.

公开(公告)号：BRPI0817253B1

公开(公告)日：2019-06-04

申请号：BRPI0817253

申请日：2008-09-26

Applicant: PANASONIC CORP

Inventor： MASAYUKI ORIHASHI ,  SHOZO OKASAKA ,  SHUTAI OKAMURA ,  TAKAAKI KISHIGAMI ,  YUTAKA MURAKAMI

IPC: H03M13/23 ,  H03M13/19

Abstract: método de codificação, codificador e decodificador a presente invenção refere-se à produção de um código de convolução de verificação de paridade de baixa densidade (ldpc-cc), em que uma sequência de sinal é enviada depois de submetida a uma codificação de correção de erro com o uso do código de convolução de verificação de paridade de baixa densidade. neste caso, um código de verificação de paridade de baixa densidade de um período variável de tempo (3g) é criado pelas operações lineares do primeiro ao 3g2 (a letra g designa um número inteiro positivo) polinômios de verificação de paridade e dados de entrada.