公开(公告)号：AU2017234405A1

公开(公告)日：2018-08-23

申请号：AU2017234405

申请日：2017-02-16

Applicant: QUALCOMM INC

Inventor： KLACAR NEVEN ,  KRISHNAMOORTHY MURALIDHAR ,  SUKUMAR HARIHARAN

IPC: G06F13/42 ,  G06F1/32

Abstract: Systems, methods, and apparatus for adaptively modifying latency times governing entry of a PCIe interface into low power states are described. A method performed by a controller of a PCIe interface includes determining that a burst of data is being transmitted on a PCIe link, configuring a timer to signal when an entry latency period has elapsed after determining that a PCIe link has entered an idle state, causing one or more circuits of the PCIe interface to enter a low-power state when the timer signals that the entry latency period has elapsed before the PCIe link becomes active, and increasing the entry latency period when a number of entries of the PCIe interface to the low-power state that occurs during transmission of the burst of data exceeds a threshold maximum number.

公开(公告)号：ES2870617T3

公开(公告)日：2021-10-27

申请号：ES18160829

申请日：2014-12-15

Applicant: QUALCOMM INC

Inventor： KAUSHIK VINOD ,  BABBAR UPPINDER ,  DANAILA ANDREI ,  KLACAR NEVEN ,  KRISHNAMOORTHY MURALIDHAR ,  KRISHNAMURTHY ARUNN ,  KUMAR VAIBHAV ,  KUMAR VANITHA ,  MAHESHWARI SHAILESH ,  MITRA ALOK ,  PIUS ROSHAN ,  SUKUMAR HARIHARAN

IPC: G06F1/3234 ,  G06F1/3287 ,  G06F13/38 ,  H04W4/60 ,  H04W52/02

Abstract: Un terminal móvil (22), que comprende: un temporizador del módem; un procesador del módem (44), con el procesador del módem configurado para mantener los datos del procesador del módem al procesador de aplicaciones hasta la expiración del temporizador del módem; un temporizador de aplicaciones que tiene un periodo más largo que un periodo del temporizador del módem; un procesador de aplicaciones (34), configurado el procesador de aplicaciones para mantener los datos del procesador de aplicaciones al procesador del módem hasta la recepción de los datos del procesador del módem al procesador de aplicaciones desde el procesador del módem mediante un bus de interconectividad después de lo que los datos del procesador de aplicaciones al procesador del módem se envían al procesador del módem mediante el bus de interconectividad; acoplando el bus de interconectividad (36) de manera comunicativa el procesador de aplicaciones al procesador del módem, teniendo el bus de interconectividad un periodo activo y un periodo de modo de suspensión; y configurado el procesador del módem, además, basado en el periodo del temporizador del módem y el periodo del temporizador de aplicaciones, para sincronizar la transferencia de los datos del procesador de aplicaciones al procesador del módem y los datos del procesador del módem al procesador de aplicaciones durante un único periodo activo del bus de interconectividad.

公开(公告)号：HUE054392T2

公开(公告)日：2021-09-28

申请号：HUE18160829

申请日：2014-12-15

Applicant: QUALCOMM INC

Inventor： KAUSHIK VINOD ,  BABBAR UPPINDER ,  DANAILA ANDREI ,  KLACAR NEVEN ,  KRISHNAMOORTHY MURALIDHAR ,  KRISHNAMURTHY ARUNN ,  KUMAR VAIBHAV ,  KUMAR VANITHA ,  MAHESHWARI SHAILESH ,  MITRA ALOK ,  PIUS ROSHAN ,  SUKUMAR HARIHARAN

IPC: G06F13/38 ,  H04W4/60 ,  H04W52/02

公开(公告)号：ES2747919T3

公开(公告)日：2020-03-12

申请号：ES14824677

申请日：2014-12-15

Applicant: QUALCOMM INC

Inventor： KAUSHIK VINOD ,  BABBAR UPPINDER ,  DANAILA ANDREI ,  KLACAR NEVEN ,  KRISHNAMOORTHY MURALIDHAR ,  KRISHNAMURTHY ARUNN ,  KUMAR VAIBHAV ,  KUMAR VANITHA ,  MAHESHWARI SHAILESH ,  MITRA ALOK ,  PIUS ROSHAN ,  SUKUMAR HARIHARAN

IPC: G06F1/3234 ,  G06F1/3287 ,  H04W4/60 ,  H04W52/02

Abstract: Un terminal móvil (22), que comprende: i) un temporizador del módem; y un procesador del módem (44), con el procesador del módem configurado para mantener los datos del procesador del módem al procesador de aplicaciones hasta la expiración del temporizador del módem; o ii) un medio para determinar una cantidad de datos; y un procesador del módem (44), con el procesador del módem configurado para mantener los datos del procesador del módem al procesador de aplicaciones hasta que la cantidad de datos retenidos exceda un umbral de datos predefinido; uno de: un procesador de aplicaciones (34); y un bus de interconectividad (36) que comunica comunicativamente el procesador de aplicaciones con el procesador del módem, con el bus de interconectividad que tiene un modo activo y un modo de suspensión; en el que: el procesador de aplicaciones (34) está configurado para mantener los datos del procesador de aplicaciones al procesador del módem hasta que se active al recibir los datos del procesador del módem al procesador de aplicaciones desde el procesador del módem (44) a través del bus de interconectividad (36), después de lo cual, los datos del procesador de aplicaciones al procesador del módem se envían al procesador del módem (44) a través del bus de interconectividad (36) en respuesta a la recepción de los datos del procesador del módem al procesador de aplicaciones desde el procesador del módem (44) a través del bus de interconectividad (36) durante un intervalo de tiempo (58) del bus de interconectividad antes de que el bus de interconectividad pase (72) del modo activo al modo de suspensión y en el que no hay más transición entre el modo activo y el modo de suspensión durante el intervalo de tiempo (58) del bus de interconectividad.

公开(公告)号：HUE045973T2

公开(公告)日：2020-01-28

申请号：HUE14824677

申请日：2014-12-15

Applicant: QUALCOMM INC

Inventor： KAUSHIK VINOD ,  BABBAR UPPINDER ,  DANAILA ANDREI ,  KLACAR NEVEN ,  KRISHNAMOORTHY MURALIDHAR ,  KRISHNAMURTHY ARUNN ,  KUMAR VAIBHAV ,  KUMAR VANITHA ,  MAHESHWARI SHAILESH ,  MITRA ALOK ,  PIUS ROSHAN ,  SUKUMAR HARIHARAN

IPC: H04W4/60 ,  H04W52/02

公开(公告)号：WO2013022943A2

公开(公告)日：2013-02-14

申请号：PCT/US2012049953

申请日：2012-08-08

Applicant: QUALCOMM INC ,  ZHANG GUANGHUI ,  KRISHNAMOORTHY MURALIDHAR ,  BEN-CHEN TOMER RAFAEL ,  MADDALI SRINIVAS

Inventor： ZHANG GUANGHUI ,  KRISHNAMOORTHY MURALIDHAR ,  BEN-CHEN TOMER RAFAEL ,  MADDALI SRINIVAS

IPC: G06F13/28

CPC classification number: G06F13/28

Abstract: An arbiter detects waiting states of N buffers holding direct memory access (DMA) requests, and detects an availability of R core channels of a core R-channel DMA memory. The arbiter, based on the detection, dynamically grants up to R of the N buffers access to the R core channels. An N-to-R controller communicates DMA requests from the N buffers to currently granted ones of the R core channels, and maintains a location record of different data from each of the N buffers being written into different ones of the R core channels.

Abstract translation: 仲裁器检测持有直接存储器访问（DMA）请求的N个缓冲器的等待状态，并检测核心R通道DMA存储器的R核心通道的可用性。 仲裁器基于检测，动态地授予N个缓冲区的R访问R核心通道的权限。 N到R控制器将来自N个缓冲器的DMA请求传送到当前授予的R个核心信道中的一个，并且将N个缓冲器中的每一个保存在不同的R个核心信道中的不同数据的位置记录。