中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

7 records (took 0.028 seconds)

    스토리지내에서의 연산을 위한 효율적인 데이터 이동 방법
    1.
    发明公开
    스토리지내에서의 연산을 위한 효율적인 데이터 이동 방법 审中-公开

    公开(公告)号：KR20200141948A

    公开(公告)日：2020-12-21

    申请号：KR20200070106

    申请日：2020-06-10

    Applicant: SAMSUNG ELECTRONICS CO LTD

    Inventor： KACHARE RAMDAS P ,  LAU JIMMY K

    IPC: G06F12/02 ,  G06F3/06 ,  G06F13/16 ,  G06F13/28

    Abstract: 솔리드스테이트드라이브(SSD)가개시된다. 상기솔리드스테이트드라이브는데이터를저장하는플래시메모리스토리지, 휘발성메모리스토리지, 호스트머신으로부터요청들을수신하는호스트인터페이스계층및 솔리드스테이트드라이브컨트롤러를포함할수 있다. 상기솔리드스테이트드라이브컨트롤러는논리블록어드레스들및 물리블록어드레스들사이를변환하는플래시변환계층, 상기플래시메모리스토리지에액세스하는플래시메모리컨트롤러, 상기휘발성메모리스토리지에액세스하는휘발성메모리컨트롤러, 및데이터이동인터커넥트(DMI)에명령어들을전송하는오케스트레이터를사용하여상기플래시메모리스토리지에서데이터를읽고, 상기플래시메모리스토리지에데이터를쓰는것을관리할수 있다. 상기데이터이동인터커넥트는적어도두 개의커널들, 버퍼관리자, 메세징을처리하는상기커널들및 상기버퍼관리자와관련된복수의링 에이전트들, 데이터이동을관리하는데이터이동관리자(DMM), 상기링 에이전트들사이에서데이터를이동하기위한적어도두 개의데이터링들, 및상기링 에이전트들및 상기데이터이동관리자사이에서명령들및 승인들을공유하기위한컨트롤링을포함할수 있다.

    병렬화 가능한 시퀀스 정렬 시스템 및 방법
    2.
    发明公开
    병렬화 가능한 시퀀스 정렬 시스템 및 방법 审中-公开

    公开(公告)号：KR20200131733A

    公开(公告)日：2020-11-24

    申请号：KR20200036699

    申请日：2020-03-26

    Applicant: SAMSUNG ELECTRONICS CO LTD

    Inventor： ARCURI SALVATORE ,  SHAYESTEH ANAHITA ,  MARTINEAU JASON ,  KACHARE RAMDAS P ,  FISCHER STEPHEN ,  BALAKRISHNAN VIJAY ,  ZAGHLOUL YASSER

    IPC: G16B30/10 ,  G16B35/00

    Abstract: SSD(Solid State Drice)가개시된다. SSD는데이터를저장하기위한플래시메모리및 플래시메모리로부터데이터를읽고플래시메모리에데이터를기록하는것을관리하는 SSD 컨트롤러를포함할수 있다. SSD는또한참조시퀀스와검색시퀀스의비교를수행하도록동작하는 FPGA(Field Programmable Gate Array)를포함할수 있고, 참조시퀀스는플래시메모리에저장될수 있다. FPGA는, 검색시퀀스와참조시퀀스사이의원자의연속적인일치를식별할수 있고, 검색시퀀스를검색시퀀스에서원자의연속일치의이전에존재하는제1 원자들을포함하는좌측부분, 검색시퀀스에서원자의연속일치를포함하는중심부분, 및검색시퀀스에서원자의연속일치이후에존재하는제2 원자들을포함하는우측부분으로분할할수 있고, 검색시퀀스의좌측부분을참조시퀀스와일치시키고, 검색시퀀스의우측부분을참조시퀀스와일치시키는것을포함할수 있다.

    메모리 시스템에서 읽기 포트들을 줄이고 압축 해제를 가속하는 방법
    3.
    发明公开
    메모리 시스템에서 읽기 포트들을 줄이고 압축 해제를 가속하는 방법 审中-公开

    公开(公告)号：KR20200142447A

    公开(公告)日：2020-12-22

    申请号：KR20200026394

    申请日：2020-03-03

    Applicant: SAMSUNG ELECTRONICS CO LTD

    Inventor： GINWALLA HUZAIFA S ,  KACHARE RAMDAS P

    IPC: G06F12/02 ,  H03M7/30

    Abstract: 본발명에서의압축해제시스템은압축해제기로부터압축해제된데이터를수신하도록구성된제1 쓰기포트, 및역-참조읽기요청을수신하도록구성된제1 읽기포트를포함하는제1 메모리, 및제1 쓰기포트와전기적으로연결되고압축해제된데이터를수신하도록구성된제2 쓰기포트를포함하는제2 메모리를포함하되, 제1 메모리는제1 읽기포트에서역-참조읽기요청을수신한것에응답하여압축해제기로압축해제된데이터를출력하도록구성되고, 제2 메모리는수신기에의한검색을위해압축해제된데이터를버퍼링하도록구성된다.

    SYSTEMS AND METHODS FOR DATA TRANSFER FOR COMPUTATIONAL STORAGE DEVICES
    6.
    发明专利
    SYSTEMS AND METHODS FOR DATA TRANSFER FOR COMPUTATIONAL STORAGE DEVICES 未知

    公开(公告)号：AU2022200319A1

    公开(公告)日：2022-08-11

    申请号：AU2022200319

    申请日：2022-01-19

    Applicant: SAMSUNG ELECTRONICS CO LTD

    Inventor： PINTO OSCAR P ,  KACHARE RAMDAS P ,  VENKATARAMAN GAYATHIRI ,  BRYSON MATTHEW SHAUN

    IPC: G06F12/02 ,  G06F12/08 ,  G06F13/16

    Abstract: Abstract The present invention provides a packaging box, including a box body; the box body is provided with an insertable zone; a dashed hole is disposed at an edge of the insertable zone. The insertable zone is round and may be completely or partially separated from the box body; there is an insertable zone on the box body. The packaging box provided by the present invention has an insertable zone. The detecting personnel need not find out an extra tubular fixed seat for use. Meanwhile, a packaging box is used to replace a tubular fixed seat, reducing the use cost of the detecting apparatus. Moreover, each lysis tube can be inserted into respective packaging box; and each packaging box is corresponding to respective detecting apparatus. Therefore, it is not easy to cause the misuse of lysis tubes during loading and detection procedure, thereby avoiding wrong detection because the lysis tube is taken by mistake. Fig.1 Fig.2

    Neuartige SSD-Architektur für eine FPGA-basierte Beschleunigung
    7.
    发明专利
    Neuartige SSD-Architektur für eine FPGA-basierte Beschleunigung 未知

    公开(公告)号：DE102019102643A1

    公开(公告)日：2019-09-05

    申请号：DE102019102643

    申请日：2019-02-04

    Applicant: SAMSUNG ELECTRONICS CO LTD

    Inventor： KACHARE RAMDAS P ,  WORLEY FRED ,  ROGERS HARRY ,  WU WENTAO ,  SUBRAMANIYAN NAGARAJAN

    IPC: G06F13/20 ,  G06F13/12 ,  G06F13/38

    Abstract: Ein System ist offenbart. Das System kann einen Prozessor (110) aufweisen, welcher ein Anwendungsprogramm betreibt, einen Speicher (140), welcher Daten speichert, welche durch das Anwendungsprogramm verwendet werden, eine stromaufwärtige Schnittstelle (330), welche mit dem Prozessor (110) kommuniziert, eine stromabwärtige Schnittstelle (335), welche mit einer Speichervorrichtung (120) kommuniziert. Das System kann ebenso ein Beschleunigungsmodul (145) aufweisen, welches unter Verwendung von Hardware implementiert ist und einen Beschleunigungs-Plattform-Verwalter (APM-F) aufweist, um einen Beschleunigungsbefehl auszuführen. Die Speichervorrichtung kann einen Endpunkt (305) der Speichervorrichtung für eine Kommunikation mit dem Beschleunigungsmodul (145) aufweisen, einen Controller (135), um Operationen der Speichervorrichtung (120) zu verwalten, Speicher (325) für Anwendungsdaten für das Anwendungsprogramm, und einen Speichervorrichtungs-Beschleunigungs-Plattform-Verwalter (APM-S), um den APM-F beim Ausführen des Beschleunigungsbefehls zu unterstützen. Der Prozessor (110), das Beschleunigungsmodul (145) und die Speichervorrichtung (120) können über einen Peripheral Component Interconnect Exchange (PCIe)-Bus kommunizieren. Das Beschleunigungsmodul (145) kann ein Durchführen des Beschleunigungsbefehls auf den Anwendungsdaten auf der Speichervorrichtung (120) für das Anwendungsprogramm ohne ein Laden der Anwendungsdaten in den Speicher (140) unterstützen.

Patent Agency Ranking