公开(公告)号：KR20200138477A

公开(公告)日：2020-12-10

申请号：KR20190063329

申请日：2019-05-29

Applicant: SAMSUNG ELECTRONICS CO LTD

Inventor： SONG SI HO ,  KIM YOUNGBAE ,  KIM DUEUNG ,  CHO CHANGHYUN

IPC: G11C16/08 ,  G11C16/04 ,  G11C16/24 ,  G11C16/26 ,  G11C16/30 ,  H01L27/11551 ,  H01L27/11578

Abstract: 본발명의실시예에따른불휘발성메모리장치는제1 그룹의메모리셀들및 제2 그룹의메모리셀들을포함하는메모리셀 어레이, 제1 그룹의워드라인들및 제2 그룹의워드라인들을통해제1 그룹의메모리셀들및 제2 그룹의메모리셀들에각각연결되는워드라인드라이브블록, 비트라인들을통해제1 그룹의메모리셀들및 제2 그룹의메모리셀들에연결되는비트라인바이어스및 감지블록, 제1 그룹의워드라인들및 제2 그룹의워드라인들중에서선택된워드라인에공급되는워드라인전류를생성하도록구성되는가변전류공급블록, 그리고외부의호스트장치로부터주소및 명령을수신하고, 주소에기반하여워드라인전류의양을가변하도록가변전류공급블록을제어하는제어로직블록을포함한다. 제어로직블록은선택된워드라인과기판사이의거리에따라워드라인전류의양을가변하도록더 구성된다.

公开(公告)号：DE102018110980A1

公开(公告)日：2019-01-24

申请号：DE102018110980

申请日：2018-05-08

Applicant: SAMSUNG ELECTRONICS CO LTD

Inventor： KIM SUNGWOO ,  KIM BONG-SOO ,  KIM YOUNGBAE ,  HUR KIJAE ,  KOH GWANHYEOB ,  HONG HYEONGSUN ,  HWANG YOOSANG

IPC: H01L27/105 ,  H01L27/108 ,  H01L27/22 ,  H01L27/24

Abstract: Eine Halbleitervorrichtung weist einen ersten Speicherabschnitt (10), einen ersten peripheren Schaltungsabschnitt (20) und einen zweiten peripheren Schaltungsabschnitt (40), die nebeneinander auf einem Substrat (100) angeordnet sind, und einen zweiten Speicherabschnitt (60) auf, der von dem ersten Speicherabschnitt (10) lateral beabstandet ist, wobei der zweite periphere Schaltungsabschnitt (40) und der zweite Speicherabschnitt (60) nebeneinander auf dem Substrat (100) angeordnet sind, wobei der erste Speicherabschnitt (10) eine Mehrzahl von ersten Speicherzellen aufweist, jede der ersten Speicherzellen (10) einen Zelltransistor und einen Kondensator (CAS), der mit dem Zelltransistor verbunden ist, aufweist, und der zweite Speicherabschnitt (60) eine Mehrzahl von zweiten Speicherzellen (MC2) aufweist, wobei jede der zweiten Speicherzellen (MC2) ein Element eines variablen Widerstands und ein Auswahlelement, die miteinander in Reihe gekoppelt sind, aufweist, wobei die zweiten Speicherzellen (MC2) von dem Substrat (100) höher liegen als jeder der Kondensatoren (CAS).

公开(公告)号：DE102018120854A1

公开(公告)日：2019-04-25

申请号：DE102018120854

申请日：2018-08-27

Applicant: SAMSUNG ELECTRONICS CO LTD

Inventor： LEE SHLEGE ,  KIM YOUNGBAE

IPC: H05K1/02 ,  H01L23/492 ,  H05K1/11 ,  H05K3/30 ,  H05K3/46

Abstract: Eine Leiterplatte kann eine Basisschicht (110) aufweisen, wobei eine erste Oberfläche (110a) und eine zweite Oberfläche (110b) einander entgegengesetzt sind. Eine erste Leitungswegschicht (LA1) kann sich auf der ersten Oberfläche (110a) befinden, und eine zweite Leitungswegschicht (LA2) kann sich auf der zweiten Oberfläche (110b) befinden, die erste Leitungswegschicht (LA1) kann in einem oberen Teil (UP) von sowohl der ersten (RG5) als auch der zweiten Region (RG6) vorgesehen sein und die zweite Leitungswegschicht (LA2) kann in einem unteren Teil (LP) von sowohl der ersten (RG1) als auch der zweiten Region (RG6) vorgesehen sein. Der obere Teil der ersten Region (RG5) kann ein erstes Leitungs-Flächenverhältnis aufweisen, der obere Teil der zweiten Region (RG6) kann ein zweites Leitungs-Flächenverhältnis aufweisen, der untere Teil der ersten Region (RG5) kann ein drittes Leitungs-Flächenverhältnis aufweisen, der untere Teil zweiten Region (RG6) kann ein viertes Leitungs-Flächenverhältnis aufweisen, sowohl das zweite als auch das dritte Leitungs-Flächenverhältnis kann jeweils größer sein als sowohl das erste als auch das vierte Leitungs-Flächenverhältnis.

公开(公告)号：DE102018110980B4

公开(公告)日：2021-09-16

申请号：DE102018110980

申请日：2018-05-08

Applicant: SAMSUNG ELECTRONICS CO LTD

Inventor： HWANG YOOSANG ,  KIM SUNGWOO ,  KIM BONG-SOO ,  KIM YOUNGBAE ,  HUR KIJAE ,  KOH GWANHYEOB ,  HONG HYEONGSUN

IPC: H01L27/105 ,  H01L27/108 ,  H01L27/22 ,  H01L27/24

Abstract: Halbleitervorrichtung (1000; 1100; 1200) mit:einem ersten Speicherabschnitt (10), einem ersten peripheren Schaltungsabschnitt (20) und einem zweiten peripheren Schaltungsabschnitt (40), die gleich nebeneinander auf einem Substrat (100) angeordnet sind; undeinem zweiten Speicherabschnitt (60), der von dem ersten Speicherabschnitt (10) lateral räumlich beabstandet ist, wobei der zweite periphere Schaltungsabschnitt (40) und der zweite Speicherabschnitt (60) auf dem Substrat (100) gleich nebeneinander angeordnet sind, wobeider erste Speicherabschnitt (10) eine Mehrzahl von ersten Speicherzellen (MCI) aufweist, wobei jede der ersten Speicherzellen (MC1) einen Zelltransistor (CTR) und einen Kondensator (CA), der mit dem Zelltransistor (CTR) verbunden ist, aufweist, undder zweite Speicherabschnitt (60) eine Mehrzahl von zweiten Speicherzellen (MC2) aufweist, wobei jede der zweiten Speicherzellen (MC2) ein Element (VR) eines variablen Widerstands und ein Auswahlelement (SW), die miteinander in Reihe gekoppelt sind, aufweist,wobei die zweiten Speicherzellen (MC2) von dem Substrat (100) höher liegen als jeder der Kondensatoren (CA) undwobei das Element (VR) eines variablen Widerstands und das Auswahlelement (SW) von jeder der zweiten Speicherzellen (MC2) von dem Substrat (100) höher liegen als jeder der Kondensatoren (CA).

公开(公告)号：DE102018111391B4

公开(公告)日：2021-09-02

申请号：DE102018111391

申请日：2018-05-14

Applicant: SAMSUNG ELECTRONICS CO LTD

Inventor： KIM SUNGWOO ,  KIM BONG-SOO ,  KIM YOUNGBAE ,  HUR KIJAE ,  KOH GWANHYEOB ,  HONG HYEONGSUN ,  HWANG YOOSANG

IPC: H01L27/105 ,  H01L27/108 ,  H01L27/24

Abstract: Halbleitervorrichtung (1000), die aufweist:einen ersten Speicherabschnitt (10), einen ersten Peripherieschaltungsabschnitt (20), und einen zweiten Peripherieschaltungsabschnitt (40), die auf einem Substrat (100) angeordnet sind;einen zweiten Speicherabschnitt (60) an dem zweiten Peripherieschaltungsabschnitt (40); undeinen Verdrahtungsabschnitt (50) zwischen dem zweiten Peripherieschaltungsabschnitt (40) und dem zweiten Speicherabschnitt (60), wobeider erste Speicherabschnitt (10) eine Mehrzahl von ersten Speicherzellen (MC1) aufweist, und jede der ersten Speicherzellen (MC1) einen Zellentransistor (CTR) und einen mit dem Zellentransistor (CTR) verbundenen Kondensator (CA) umfasst,der zweite Speicherabschnitt (60) eine Mehrzahl von zweiten Speicherzellen (MC2) aufweist, und jede der zweiten Speicherzellen (MC2) ein variables Widerstandselement (VR) und ein Auswahlelement (SW) umfasst, die in Reihe zueinander geschaltet sind, undder Verdrahtungsabschnitt (50) eine Mehrzahl von Leitungsmustern aufweist, wobei sich zumindest eines der Leitungsmuster und zumindest einer der Kondensatoren (CA) auf dem gleichen Niveau in Bezug auf das Substrat (100) befinden,wobei die zweiten Speicherzellen (MC2) sich höher über dem Substrat (100) befinden als der zumindest eine der Kondensatoren (CA).

公开(公告)号：DE102018111391A1

公开(公告)日：2019-01-24

申请号：DE102018111391

申请日：2018-05-14

Applicant: SAMSUNG ELECTRONICS CO LTD

Inventor： KIM SUNGWOO ,  KIM BONG-SOO ,  KIM YOUNGBAE ,  HUR KIJAE ,  KOH GWANHYEOB ,  HONG HYEONGSUN ,  HWANG YOOSANG

IPC: H01L27/105 ,  H01L27/108 ,  H01L27/24

Abstract: Eine Halbleitervorrichtung umfasst: einen ersten Speicherabschnitt, einen ersten Peripherieschaltungsabschnitt, und einen zweiten Peripherieschaltungsabschnitt, die auf einem Substrat angeordnet sind, einen zweiten Speicherabschnitt an dem zweiten Peripherieschaltungsabschnitt, und einen Verdrahtungsabschnitt zwischen dem zweiten Peripherieschaltungsabschnitt; und dem zweiten Speicherabschnitt, wobei der erste Speicherabschnitt eine Mehrzahl von ersten Speicherzellen umfasst, und jede der ersten Speicherzellen einen Zellentransistor und einen mit dem Zellentransistor verbundenen Kondensator umfasst, der zweite Speicherabschnitt eine Mehrzahl von zweiten Speicherzellen umfasst, und jede der zweiten Speicherzellen ein variables Widerstandselement und ein Auswahlelement umfasst, die in Reihe geschaltet sind, und der Verdrahtungsabschnitt eine Mehrzahl von Leitungsmustern umfasst, wobei sich zumindest eines der Leitungsmuster und zumindest einer der Kondensatoren auf dem gleichen Niveau über dem Substrat befinden, und wobei die zweiten Speicherzellen sich höher über dem Substrat befinden als der zumindest eine der Kondensatoren.