公开(公告)号：CN1755938B

公开(公告)日：2010-05-12

申请号：CN200510096675.1

申请日：2005-08-31

Applicant: ST微电子公司

Inventor： 丹尼洛·马斯科洛 ,  詹弗兰科·切罗福利尼 ,  詹圭多·里佐托

IPC: H01L29/06 ,  H01L21/00

CPC classification number: H01L51/0021 ,  H01L51/0595 ,  Y10S977/712 ,  Y10S977/781

Abstract: 一种纳米组件的接纳结构，其有益地包括：基片(1)；所述基片(1)上的n个阵列层(20，30，40)，n≥2，其在增长且平行的平面上连续地布置，每个阵列层包括和多个绝缘间隔物(12，42)交替出现且基本上垂直于所述基片(1)的多个导电间隔物(11，41)，以在连续的导电间隔物(11，41)之间限定至少一个间隙(13)，连续的阵列层(20，30，40)的导电间隔物位于不同且平行的平面上，不同阵列层的所述间隙(13)至少部分地沿着基本上垂直于所述基片(1)的方向排列，以限定沿着所述方向延伸且适合于接纳至少一个纳米组件的多个横向接纳座(13a，130a)。同样说明了包含这样的接纳结构的纳米电子器件以及用于实现它的方法。

公开(公告)号：CN100505148C

公开(公告)日：2009-06-24

申请号：CN200510096677.0

申请日：2005-08-31

Applicant: ST微电子公司

Inventor： 丹尼洛·马斯科洛 ,  詹弗兰科·切罗福利尼 ,  詹圭多·里佐托

IPC: H01L21/00

CPC classification number: H01L21/0337 ,  H01L21/0338 ,  Y10S977/70 ,  Y10S977/701

Abstract: 一种用于实现纳米器件的接纳结构(A，B)的方法，所述方法包含以下步骤。在第一材料的基片(10)的上表面(12)上沉积具有至少一个侧壁(18)的块种晶(15)。在所述表面(12)的至少一个部分上和块种晶(15)上沉积第二材料的预定厚度的第一层(20)，随后选择性地和各向异性地蚀刻它，以实现和侧壁(18)相邻的间隔物种晶(22)。然后所述方法重复步骤n次，n＞＝2，所述步骤包含在基片(10)上沉积预定材料的层(20，30)，随后是该层的选择性的和各向异性的蚀刻，以实现至少一个相关的间隔物(25，35)。该预定的材料对每对连续的沉积是不同的。上述n个步骤规定了至少一个多层体(50，150，250)。然后所述方法提供以下的步骤：选择性地蚀刻多层体(50，150，250)，以去除一部分间隔物，以实现至少一组多个纳米接纳座(40)，剩余的一部分间隔物实现了用于所述接纳座(40)中接纳的多个分子晶体管的接触终端。

公开(公告)号：CN1755937A

公开(公告)日：2006-04-05

申请号：CN200510096669.6

申请日：2005-08-31

Applicant: ST微电子公司

Inventor： 丹尼洛·马斯科洛 ,  詹弗兰科·切罗福利尼 ,  詹圭多·里佐托

IPC: H01L29/06 ,  H01L21/00

CPC classification number: H01L51/0021 ,  G11C2213/77 ,  H01L27/285 ,  H01L51/0595 ,  Y10S257/90 ,  Y10S977/712 ,  Y10S977/72 ,  Y10S977/722 ,  Y10S977/723

Abstract: 一种纳米组件的接纳结构，包括：基片(1)，第一多间隔物层(70)，其包含第一多个间隔物(5a)，所述第一多个间隔物(5a)包括相互平行的第一导电间隔物(5a)，以及至少一个第二多间隔物层(71)，其在所述第一多间隔物层(70)上实现，并且包含第二多个间隔物(7)，所述第二多个间隔物(7)和所述第一多个间隔物(5a)横向地布置，并且至少包括不连续的下绝缘层(8)和上层，所述上层依次包含第二导电间隔物(11a)。特别地，第二多间隔物层(71)的每对间隔物(7)和第一多间隔物层(70)的间隔物(5a)限定了至少具有第一和第二导电终端(13a，13b)的多个纳米接纳座(15)，所述第一和第二导电终端(13a，13b)由在接纳座(15)中面对的第一导电间隔物(5a)和第二导电间隔物(11a)的部分实现。同样说明了用于制造这样的结构的方法。

公开(公告)号：CN1755937B

公开(公告)日：2012-07-04

申请号：CN200510096669.6

申请日：2005-08-31

Applicant: ST微电子公司

Inventor： 丹尼洛·马斯科洛 ,  詹弗兰科·切罗福利尼 ,  詹圭多·里佐托

IPC: H01L29/06 ,  H01L21/00

CPC classification number: H01L51/0021 ,  G11C2213/77 ,  H01L27/285 ,  H01L51/0595 ,  Y10S257/90 ,  Y10S977/712 ,  Y10S977/72 ,  Y10S977/722 ,  Y10S977/723

Abstract: 一种纳米组件的接纳结构，包括：基片(1)，第一多间隔物层(70)，其包含第一多个间隔物(5a)，所述第一多个间隔物(5a)包括相互平行的第一导电间隔物(5a)，以及至少一个第二多间隔物层(71)，其在所述第一多间隔物层(70)上实现，并且包含第二多个间隔物(7)，所述第二多个间隔物(7)和所述第一多个间隔物(5a)横向地布置，并且至少包括不连续的下绝缘层(8)和上层，所述上层依次包含第二导电间隔物(11a)。特别地，第二多间隔物层(71)的每对间隔物(7)和第一多间隔物层(70)的间隔物(5a)限定了至少具有第一和第二导电终端(13a，13b)的多个纳米接纳座(15)，所述第一和第二导电终端(13a，13b)由在接纳座(15)中面对的第一导电间隔物(5a)和第二导电间隔物(11a)的部分实现。同样说明了用于制造这样的结构的方法。

公开(公告)号：CN1755938A

公开(公告)日：2006-04-05

申请号：CN200510096675.1

申请日：2005-08-31

Applicant: ST微电子公司

Inventor： 丹尼洛·马斯科洛 ,  詹弗兰科·切罗福利尼 ,  詹圭多·里佐托

IPC: H01L29/06 ,  H01L21/00

CPC classification number: H01L51/0021 ,  H01L51/0595 ,  Y10S977/712 ,  Y10S977/781

Abstract: 一种纳米组件的接纳结构，其有益地包括：基片(1)；所述基片(1)上的n个阵列层(20，30，40)，n≥2，其在增长且平行的平面上连续地布置，每个阵列层包括和多个绝缘间隔物(12，42)交替出现且基本上垂直于所述基片(1)的多个导电间隔物(11，41)，以在连续的导电间隔物(11，41)之间限定至少一个间隙(13)，连续的阵列层(20，30，40)的导电间隔物位于不同且平行的平面上，不同阵列层的所述间隙(13)至少部分地沿着基本上垂直于所述基片(1)的方向排列，以限定沿着所述方向延伸且适合于接纳至少一个纳米组件的多个横向接纳座(13a，130a)。同样说明了包含这样的接纳结构的纳米电子器件以及用于实现它的方法。

公开(公告)号：CN1755895A

公开(公告)日：2006-04-05

申请号：CN200510096677.0

申请日：2005-08-31

Applicant: ST微电子公司

Inventor： 丹尼洛·马斯科洛 ,  詹弗兰科·切罗福利尼 ,  詹圭多·里佐托

IPC: H01L21/00

CPC classification number: H01L21/0337 ,  H01L21/0338 ,  Y10S977/70 ,  Y10S977/701

Abstract: 一种用于实现纳米器件的接纳结构(A，B)的方法，所述方法包含以下步骤。在第一材料的基片(10)的上表面(12)上沉积具有至少一个侧壁(18)的块种晶(15)。在所述表面(12)的至少一个部分上和块种晶(15)上沉积第二材料的预定厚度的第一层(20)，随后选择性地和各向异性地蚀刻它，以实现和侧壁(18)相邻的间隔物种晶(22)。然后所述方法重复步骤n次，n＞＝2，所述步骤包含在基片(10)上沉积预定材料的层(20，30)，随后是该层的选择性的和各向异性的蚀刻，以实现至少一个相关的间隔物(25，35)。该预定的材料对每对连续的沉积是不同的。上述n个步骤规定了至少一个多层体(50，150，250)。然后所述方法提供以下的步骤：选择性地蚀刻多层体(50，150，250)，以去除一部分间隔物，以实现至少一组多个纳米接纳座(40)，剩余的一部分间隔物实现了用于所述接纳座(40)中接纳的多个分子晶体管的接触终端。