Mémoire non volatile sécurisée

    公开(公告)号:FR3132365B1

    公开(公告)日:2024-12-06

    申请号:FR2200857

    申请日:2022-01-31

    Inventor: BENHAMMADI JAWAD

    Abstract: Mémoire non volatile sécurisée La présente description concerne un procédé comprenant :- le chargement, à partir d’une mémoire non volatile (104) d’un circuit (102) vers un circuit de calcul (130), d’un premier paramètre de sécurité du circuit et d’un premier code correcteur d’erreur stocké en association avec le premier paramètre de sécurité ;- la vérification, par le circuit de calcul (130), du premier paramètre de sécurité et du premier code correcteur d’erreur afin de déterminer si un ou plusieurs des bits du paramètre de sécurité sont erronés ; et- s’il est déterminé que deux bits du paramètre de sécurité sont erronés, le chargement d’une valeur par défaut du premier paramètre dans un registre (132). Figure pour l'abrégé : Fig. 1

    Dispositif à mémoire FLASH
    2.
    发明专利

    公开(公告)号:FR3138709B1

    公开(公告)日:2025-04-18

    申请号:FR2208087

    申请日:2022-08-04

    Inventor: BENHAMMADI JAWAD

    Abstract: Dispositif à mémoire FLASH La présente description concerne un dispositif à mémoire FLASH (100) comprenant :- une mémoire FLASH (104) comprenant une matrice de cellules mémoires (208) non volatiles et une mémoire volatile (206) ;- une interface de mémoire FLASH (106) agencée à l’extérieur de la mémoire FLASH (104) ;- un premier bus de communication (214) reliant l’interface de mémoire FLASH (106) et la matrice de cellules mémoires (208) ; et- un deuxième bus de communication (114) reliant l’interface de mémoire FLASH (106) et la mémoire volatile (206). Figure pour l'abrégé : Fig. 2

    Contrôleur d’interruption et procédé de gestion d’un tel contrôleur

    公开(公告)号:FR3109227B1

    公开(公告)日:2022-05-06

    申请号:FR2003733

    申请日:2020-04-14

    Abstract: Dispositif électronique, comportant un contrôleur d’interruption (CI) possédant une entrée (EC) pour recevoir un signal d’horloge contrôleur (CLK-CI), une sortie (SC) et configuré pour délivrer un signal d’interruption de sortie (ILACout) sur ladite sortie (SC) en présence dudit signal d’horloge contrôleur (CLK-CI), et un circuit de commande (CC). Le circuit de commande possède, une interface d’entrée pour recevoir au moins un signal d’interruption (ILACin) susceptible d’émaner d’au moins un équipement externe (EQ1, EQ2, EQ3) au dispositif, une entrée d’horloge (ECK) pour recevoir un signal d’horloge externe (CLK), et des moyens de commande connectés à l’interface d’entrée et à l’entrée d’horloge (ECK). Les moyens de commandes sont configurés pour générer automatiquement le signal d’horloge contrôleur (CLK-CI) à partir du signal d’horloge externe (CLK) en présence dudit au moins un signal d’interruption (ILACin) et jusqu’à une délivrance du signal d’interruption de sortie (ILACout) correspondant. Figure pour l’abrégé : Fig 1

    Contrôleur d’interruption et procédé de gestion d’un tel contrôleur

    公开(公告)号:FR3109227A1

    公开(公告)日:2021-10-15

    申请号:FR2003733

    申请日:2020-04-14

    Abstract: Dispositif électronique, comportant un contrôleur d’interruption (CI) possédant une entrée (EC) pour recevoir un signal d’horloge contrôleur (CLK-CI), une sortie (SC) et configuré pour délivrer un signal d’interruption de sortie (ILACout) sur ladite sortie (SC) en présence dudit signal d’horloge contrôleur (CLK-CI), et un circuit de commande (CC). Le circuit de commande possède, une interface d’entrée pour recevoir au moins un signal d’interruption (ILACin) susceptible d’émaner d’au moins un équipement externe (EQ1, EQ2, EQ3) au dispositif, une entrée d’horloge (ECK) pour recevoir un signal d’horloge externe (CLK), et des moyens de commande connectés à l’interface d’entrée et à l’entrée d’horloge (ECK). Les moyens de commandes sont configurés pour générer automatiquement le signal d’horloge contrôleur (CLK-CI) à partir du signal d’horloge externe (CLK) en présence dudit au moins un signal d’interruption (ILACin) et jusqu’à une délivrance du signal d’interruption de sortie (ILACout) correspondant. Figure pour l’abrégé : Fig 1

Patent Agency Ranking