公开(公告)号：FR3123744A1

公开(公告)日：2022-12-09

申请号：FR2105905

申请日：2021-06-04

Applicant: ST MICROELECTRONICS ALPS SAS ,  ST MICROELECTRONICS GRENOBLE 2

Inventor： GOBIN PIERRE ,  RIBEIRO DE FREITAS JEREMY

IPC: G06F7/38 ,  G06F7/483 ,  G06F17/10 ,  G06F115/10

Abstract: Processeur de traitement de signal, comprenant un étage de traitement (ET_float) pour recevoir des coordonnées cartésiennes (ABS, ORD) d’un vecteur dans un format en virgule flottante et pour délivrer des coordonnées polaires (MOD, ANG) du vecteur dans un format en virgule flottante. L’étage de traitement comporte au moins un premier circuit électronique (C1) configuré pour mettre en œuvre de façon itérative au rythme d’un signal d’horloge (CLK) un algorithme de CORDIC dans le format en virgule flottante. Figure pour l’abrégé : Fig 1

公开(公告)号：FR3123134A1

公开(公告)日：2022-11-25

申请号：FR2105332

申请日：2021-05-21

Applicant: ST MICROELECTRONICS ALPS SAS ,  ST MICROELECTRONICS GRENOBLE 2

Inventor： GOBIN PIERRE ,  RIBEIRO DE FREITAS JEREMY

IPC: G06F7/48

Abstract: Il est proposé un dispositif de détermination de la valeur d’un polynôme (P(X)) de variable X, le polynôme étant de degré N avec N+1 coefficients, le dispositif comprenant K premiers circuits électroniques (C1_K1 ; C1_K2) et un deuxième circuit électronique (C2). Les K premiers circuits permettent de mettre en œuvre simultanément les K méthodes de Horner sur des sous-polynômes (A(X2) ; B(X2)) du polynôme (P(X)). Les K premiers circuits permettent d’obtenir simultanément K résultats d’évaluation de ces K sous-polynômes. Le deuxième circuit (C2) permet ensuite de terminer l’évaluation du polynôme en mettant en œuvre l’algorithme de Horner une nouvelle fois à partir des K résultats d’évaluation des sous-polynômes, ce qui permet d’obtenir la valeur du polynôme pour la valeur de la variable X. . Figure pour l’abrégé : Fig 1