公开(公告)号：FR3045869B1

公开(公告)日：2020-02-07

申请号：FR1562785

申请日：2015-12-18

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： AYRES ALEXANDRE ,  BOROT BERTRAND

IPC: H01L23/535

Abstract: Structure intégrée tridimensionnelle comprenant au moins un premier substrat (S1, S3, S5) comportant des premiers composants (1) orientés selon au moins une première direction (D1), un deuxième substrat (S2, S4, S6) comportant des deuxièmes composants (1) orientés selon au moins une deuxième direction (D2) et au moins un niveau d'interconnexion (B1, B2, B3, B3, B) comportant des lignes électriquement conductrices (21, 22) s'étendant selon au moins une troisième direction (D3), la deuxième direction (D2) et/ou la troisième direction (D3) formant un angle non droit et non nul avec la première direction (D1) de sorte que deux points (4, 5, 16, 17, 19, 20) des premiers ou des deuxièmes composants soient reliés par une première liaison électrique (3, 11, 14, 15, 18) comportant au moins l'une des lignes électriquement conductrices.

公开(公告)号：FR3061602B1

公开(公告)日：2019-05-31

申请号：FR1750011

申请日：2017-01-02

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： AYRES ALEXANDRE ,  BOROT BERTRAND

IPC: H01L27/10 ,  H01L21/98

Abstract: L'invention concerne une puce comprenant : au moins deux niveaux semiconducteurs superposés, dans chacun desquels sont formés des circuits élémentaires (58, 59) d'un même type tous connectés à un même noeud d'entrée ; et une pluralité de composants (74), chacun étant adapté à fournir une valeur dépendant d'une différence entre les signaux de sortie de premier et second circuits élémentaires, situés respectivement dans des premier et second niveaux semiconducteurs, les signaux de sortie de la pluralité de composants étant combinés pour former un nombre.

公开(公告)号：FR3061602A1

公开(公告)日：2018-07-06

申请号：FR1750011

申请日：2017-01-02

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： AYRES ALEXANDRE ,  BOROT BERTRAND

IPC: H01L27/10 ,  H01L21/98

Abstract: L'invention concerne une puce comprenant : au moins deux niveaux semiconducteurs superposés, dans chacun desquels sont formés des circuits élémentaires (58, 59) d'un même type tous connectés à un même noeud d'entrée ; et une pluralité de composants (74), chacun étant adapté à fournir une valeur dépendant d'une différence entre les signaux de sortie de premier et second circuits élémentaires, situés respectivement dans des premier et second niveaux semiconducteurs, les signaux de sortie de la pluralité de composants étant combinés pour former un nombre.

公开(公告)号：FR3117266A1

公开(公告)日：2022-06-10

申请号：FR2012889

申请日：2020-12-09

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： AYRES ALEXANDRE ,  BOROT BERTRAND

IPC: H01L23/52 ,  G01R31/00 ,  H01L25/00

Abstract: Dispositif électroniques comprenant des liaisons filaires La présente description concerne un dispositif comprenant : une puce (12) fixée sur un support (14) ; des premiers éléments conducteurs (16) situés sur une première face du support ; des premiers plots conducteurs (24a) situés sur la puce, les plots conducteurs étant reliés aux premiers éléments conducteurs par des fils conducteurs (26) ; et une piste conductrice (32) située sur la puce, reliée à chaque plot conducteur par un circuit interrupteur (36). Figure pour l'abrégé : Fig. 3