公开(公告)号：FR3115631A1

公开(公告)日：2022-04-29

申请号：FR2010911

申请日：2020-10-23

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： FROMENT BENOÎT ,  CABOUT THOMAS

IPC: H01L21/82 ,  H01L23/50

Abstract: Selon un aspect, il est proposé un circuit intégré comprenant un substrat semiconducteur (SUB) ayant un premier type de conductivité et - un premier composant semiconducteur (CS1, CS2) comportant : ○ une région semiconductrice enterrée (RE1, RE2, CISO) et ayant un deuxième type de conductivité opposé au premier type de conductivité, ○ une première région de grille (PRG) et une deuxième région de grille (DRG) s’étendant chacune en profondeur depuis une face avant (FA) du substrat (SUB) jusqu’à la région semiconductrice enterrée (RE1, RE2, CISO), ○ une troisième région de grille (TRG) s’étendant en profondeur depuis la face avant (FA) du substrat semiconducteur et étant connectée électriquement à la région semiconductrice enterrée (RE1, RE2, CISO), ○ une zone, dite zone active (ZA), délimitée par la première région de grille (PRG), la deuxième région de grille (DRG) et la région semiconductrice enterrée (RE1, RE2, CISO). Figure pour l’abrégé : Figure 2

公开(公告)号：FR3115631B1

公开(公告)日：2022-11-04

申请号：FR2010911

申请日：2020-10-23

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： FROMENT BENOÎT ,  CABOUT THOMAS

IPC: H01L21/82 ,  H01L23/50

Abstract: Selon un aspect, il est proposé un circuit intégré comprenant un substrat semiconducteur (SUB) ayant un premier type de conductivité et - un premier composant semiconducteur (CS1, CS2) comportant : ○ une région semiconductrice enterrée (RE1, RE2, CISO) et ayant un deuxième type de conductivité opposé au premier type de conductivité, ○ une première région de grille (PRG) et une deuxième région de grille (DRG) s’étendant chacune en profondeur depuis une face avant (FA) du substrat (SUB) jusqu’à la région semiconductrice enterrée (RE1, RE2, CISO), ○ une troisième région de grille (TRG) s’étendant en profondeur depuis la face avant (FA) du substrat semiconducteur et étant connectée électriquement à la région semiconductrice enterrée (RE1, RE2, CISO), ○ une zone, dite zone active (ZA), délimitée par la première région de grille (PRG), la deuxième région de grille (DRG) et la région semiconductrice enterrée (RE1, RE2, CISO). Figure pour l’abrégé : Figure 2

公开(公告)号：FR3111006A1

公开(公告)日：2021-12-03

申请号：FR2005653

申请日：2020-05-28

Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

Inventor： FROMENT BENOÎT ,  VOISIN JEAN-MARC

IPC: H01G20060101

Abstract: Selon un aspect, il est proposé un dispositif intégré de fonction physique non-clonable comprenant : - au moins un condensateur de référence (RCD),- une pluralité de condensateurs de comparaison (CCD), le dispositif intégré comprenant en outre :- un circuit de détermination de capacité (CDC) configuré pour pouvoir déterminer la capacité dudit au moins un condensateur de référence (RCD) et de chaque condensateur de comparaison (CCD), - des moyens de comparaison (CM) configurés pour comparer la capacité déterminée de chaque condensateur de comparaison (CCD) à la capacité dudit au moins un condensateur de référence (RCD), et- des moyens de génération (GM) configuré pour générer sur une sortie du dispositif un mot numérique à partir de chaque comparaison effectuée par les moyens de comparaison (CM). Reference: Figure 1