公开(公告)号：FR3066315A1

公开(公告)日：2018-11-16

申请号：FR1754104

申请日：2017-05-10

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GABEN LOIC

IPC: H01L21/335 ,  H01L21/02 ,  H01L29/772

Abstract: L'invention concerne un procédé de fabrication de bandes ou de portions de bandes (31B; 33B) de silicium-germanium comprenant les étapes successives suivantes : réaliser des bandes de silicium suspendues au-dessus d'un substrat (1) ; entourer lesdites bandes ou portions de bande de silicium d'une couche de silicium-germanium ; réaliser une oxydation thermique d'enrichissement en germanium ; et retirer l'oxyde de silicium formé lors de l'oxydation thermique.

公开(公告)号：FR3066316A1

公开(公告)日：2018-11-16

申请号：FR1754243

申请日：2017-05-15

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GABEN LOIC

IPC: H01L21/461 ,  H01L21/321

Abstract: L'invention concerne un procédé de formation d'une structure de planarisation à face supérieure plane entourant un relief (1) faisant saillie à partir d'un substrat (3) à face supérieure plane, comprenant les étapes suivantes : a) déposer une couche (15) d'un premier matériau ; b) former une couche (19) à face supérieure plane en un deuxième matériau gravable sélectivement par rapport au premier matériau ; c) graver sélectivement de façon isotrope une partie seulement de l'épaisseur de la couche (19) du deuxième matériau pour découvrir des protubérances (17) du premier matériau ; et d) planariser le premier matériau jusqu'à la couche (19) du deuxième matériau par polissage mécano-chimique sélectif par rapport au deuxième matériau.

公开(公告)号：FR3064816A1

公开(公告)日：2018-10-05

申请号：FR1752859

申请日：2017-04-03

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GABEN LOIC

IPC: H01L21/335 ,  H01L29/772

Abstract: L'invention concerne un procédé de fabrication de transistors MOS (T1, T2, T3, T4, T5) disposés en ligne, comprenant les étapes successives suivantes : réaliser au moins une bande (F) en un matériau semiconducteur ; recouvrir des portions longitudinales de même longueur de ladite bande de grilles sacrificielles en un matériau isolant, ces grilles étant espacées ; doper les portions non recouvertes de ladite bande ; déposer une couche isolante puis une couche d'un matériau temporaire sur la structure obtenue ; laisser en place certaines grilles sacrificielles (B1, B2) et réaliser à la place des autres les grilles (G1, G2, G3, G4, G5) des transistors en déposant successivement un isolant de grille (I) et un conducteur de grille (C) ; et remplacer le matériau temporaire par un matériau conducteur constituant les électrodes de drain (D1) et de source (S1, S2, S3, S4, S5) des transistors.

公开(公告)号：FR3055470B1

公开(公告)日：2018-09-14

申请号：FR1658043

申请日：2016-08-30

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GABEN LOIC

IPC: H01L21/335

公开(公告)号：FR3066316B1

公开(公告)日：2020-02-28

申请号：FR1754243

申请日：2017-05-15

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GABEN LOIC

IPC: H01L21/461 ,  H01L21/321

Abstract: L'invention concerne un procédé de formation d'une structure de planarisation à face supérieure plane entourant un relief (1) faisant saillie à partir d'un substrat (3) à face supérieure plane, comprenant les étapes suivantes : a) déposer une couche (15) d'un premier matériau ; b) former une couche (19) à face supérieure plane en un deuxième matériau gravable sélectivement par rapport au premier matériau ; c) graver sélectivement de façon isotrope une partie seulement de l'épaisseur de la couche (19) du deuxième matériau pour découvrir des protubérances (17) du premier matériau ; et d) planariser le premier matériau jusqu'à la couche (19) du deuxième matériau par polissage mécano-chimique sélectif par rapport au deuxième matériau.

公开(公告)号：FR3064816B1

公开(公告)日：2019-09-13

申请号：FR1752859

申请日：2017-04-03

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GABEN LOIC

IPC: H01L21/335 ,  H01L29/772

Abstract: L'invention concerne un procédé de fabrication de transistors MOS (T1, T2, T3, T4, T5) disposés en ligne, comprenant les étapes successives suivantes : réaliser au moins une bande (F) en un matériau semiconducteur ; recouvrir des portions longitudinales de même longueur de ladite bande de grilles sacrificielles en un matériau isolant, ces grilles étant espacées ; doper les portions non recouvertes de ladite bande ; déposer une couche isolante puis une couche d'un matériau temporaire sur la structure obtenue ; laisser en place certaines grilles sacrificielles (B1, B2) et réaliser à la place des autres les grilles (G1, G2, G3, G4, G5) des transistors en déposant successivement un isolant de grille (I) et un conducteur de grille (C) ; et remplacer le matériau temporaire par un matériau conducteur constituant les électrodes de drain (D1) et de source (S1, S2, S3, S4, S5) des transistors.

公开(公告)号：FR3055470A1

公开(公告)日：2018-03-02

申请号：FR1658043

申请日：2016-08-30

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GABEN LOIC

IPC: H01L21/335

Abstract: L'invention concerne un procédé de fabrication d'un transistor à effet de champ à grille entourante, comprenant : a) former au moins une barre semiconductrice suspendue au-dessus d'un support semiconducteur ; b) former sur le support, par lithogravure d'une couche d'HSQ, au moins deux grilles sacrificielles distantes de moins de 40 nm et traversées par la barre, de sorte qu'un fond isolant (72) subsiste sur le support entre les grilles sacrificielles, la barre passant au-dessus du fond isolant ; c) faire croître deux zones de drain-source (42, 80) de part et d'autre de l'une des grilles sacrificielles par épitaxie à partir de portions apparentes de la barre, l'une au moins des zones de drain-source (80) reposant sur le fond isolant ; d) retirer les grilles sacrificielles à l'exception de portions inférieures (60) situées en dessous de la barre ; et e) former des grilles isolées aux emplacements des parties retirées à l'étape d).

公开(公告)号：FR3055469A1

公开(公告)日：2018-03-02

申请号：FR1658042

申请日：2016-08-30

Applicant: ST MICROELECTRONICS CROLLES 2 SAS

Inventor： GABEN LOIC

IPC: H01L21/335

Abstract: L'invention concerne un transistor à effet de champ à grille entourante, disposé au-dessus d'un support semiconducteur massif, comprenant, entre deux zones de drain-source (42, 44) reposant sur le support, au moins une région de canal (40) entourée d'une grille isolée (50) par un isolant de grille (52), cette région de canal étant située au-dessus d'une couche isolante (60) reposant sur le support entre les zones de drain-source, la couche isolante ayant un rapport épaisseur/permittivité au moins 2 fois supérieur à celui de l'isolant de grille.