Amplificateur opérationnel
    1.
    发明专利

    公开(公告)号:FR3115426A1

    公开(公告)日:2022-04-22

    申请号:FR2008822

    申请日:2020-08-31

    Abstract: Amplificateur opérationnel La présente description concerne un dispositif électronique (10) comprenant : - une paire de premiers transistors (116a, 116b), chaque premier transistor étant relié à un premier nœud (118) par une borne de conduction ; - une paire de deuxièmes transistors (124a, 124b), chaque deuxième transistor étant relié à un deuxième nœud (126) par une borne de conduction ; et un troisième transistor (130) reliant les premier (118) et deuxième nœuds (126, 134), la borne de commande du troisième transistor étant reliée à la sortie d'un amplificateur opérationnel (144), l'amplificateur opérationnel étant relié, en entrée, au premier nœud et à un nœud (140) d'application d'une tension de référence. Figure pour l'abrégé : Fig. 2

    Amplificateur opérationnel
    4.
    发明专利

    公开(公告)号:FR3115427A1

    公开(公告)日:2022-04-22

    申请号:FR2009059

    申请日:2020-09-07

    Abstract: Amplificateur opérationnel La présente description concerne une paire différentielle (200) pour un étage d'entrée d'un amplificateur opérationnel comprenant : deux branches (201, 202) identiques en parallèle comportant chacune un premier transistor MOS (T1) et un deuxième transistor MOS (T3) à canal de même type, montés en cascode et ayant chacun une grille reliée à une même entrée correspondante (in_n, in_p) de la paire différentielle; et un circuit configuré (204) pour appliquer à chacun des premiers transistors (T1) une différence de potentiels entre une source et une région de formation de canal dudit premier transistor (T1). Figure pour l'abrégé : Fig. 2

    5.
    发明专利
    未知

    公开(公告)号:FR3018137A1

    公开(公告)日:2015-09-04

    申请号:FR1451684

    申请日:2014-03-03

    Abstract: L'invention concerne une mémoire numérique non volatile comprenant : une pluralité de résistances en couche mince (TFR0 à TFRn) ; et un circuit de commande (M0 à Mn, 206, 208, 210) adapté à : programmer, pendant une première phase de programmation, les résistances en couche mince avec une pluralité de bits de données en faisant passer un courant dans au moins l'une des résistances en couche mince pour réduire sa résistance ; et lire, pendant une phase restauration, la pluralité de bits de données mémorisée par les résistances en couche mince en générant un signal électrique (Vsense) associé à chaque résistance en couche mince et en comparant chaque signal électrique à un signal de référence.

Patent Agency Ranking