公开(公告)号：FR3087020A1

公开(公告)日：2020-04-10

申请号：FR1871152

申请日：2018-10-09

Applicant: ST MICROELECTRONICS GRENOBLE 2 ,  ST MICROELECTRONICS ROUSSET

Inventor： DAINECHE LAYACHI ,  CHBANI XAVIER ,  VAN-DEN-BOSSCHE NADIA

IPC: G06F12/14 ,  G06F21/62

公开(公告)号：FR3072195B1

公开(公告)日：2019-10-18

申请号：FR1759500

申请日：2017-10-11

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： SINEGRE LIONEL ,  SAGNARD ERIC ,  COURCAMBECK STEPHAN ,  ORLANDO WILLIAM ,  DAINECHE LAYACHI

IPC: G06F21/60 ,  G06F21/78

Abstract: Le produit (P) comporte un circuit intégré possédant un port d'accès de test conforme par exemple à la norme JTAG, un mode d'amorçage avec interdiction de débogage (ETAM) et un mode d'analyse avec autorisation de débogage (ETAL). Le procédé comprend, lorsque le circuit intégré n'a jamais été placé dans son mode d'analyse avec autorisation de débogage (ETAL), un placement du circuit intégré dans son mode d'amorçage avec interdiction de débogage (ETAM), en réponse à chaque réinitialisation ou mise sous tension (S1) du circuit intégré et en absence de réception sur le port d'accès de test d'une première commande assortie d'un premier mot de passe valide, et un placement du circuit intégré dans son mode d'analyse avec autorisation de débogage (ETAL), en présence d'une réception sur le port d'accès de test, de ladite première commande assortie du premier mot de passe valide à la suite d'une réinitialisation ou d'une mise sous tension (S1), ce placement étant maintenu au moins tant que l'on n'a pas reçu sur ledit port d'accès une deuxième commande assortie d'un deuxième mot de passe valide.

公开(公告)号：FR3072195A1

公开(公告)日：2019-04-12

申请号：FR1759500

申请日：2017-10-11

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： SINEGRE LIONEL ,  SAGNARD ERIC ,  COURCAMBECK STEPHAN ,  ORLANDO WILLIAM ,  DAINECHE LAYACHI

IPC: G06F21/60 ,  G06F21/78

Abstract: Le produit (P) comporte un circuit intégré possédant un port d'accès de test conforme par exemple à la norme JTAG, un mode d'amorçage avec interdiction de débogage (ETAM) et un mode d'analyse avec autorisation de débogage (ETAL). Le procédé comprend, lorsque le circuit intégré n'a jamais été placé dans son mode d'analyse avec autorisation de débogage (ETAL), un placement du circuit intégré dans son mode d'amorçage avec interdiction de débogage (ETAM), en réponse à chaque réinitialisation ou mise sous tension (S1) du circuit intégré et en absence de réception sur le port d'accès de test d'une première commande assortie d'un premier mot de passe valide, et un placement du circuit intégré dans son mode d'analyse avec autorisation de débogage (ETAL), en présence d'une réception sur le port d'accès de test, de ladite première commande assortie du premier mot de passe valide à la suite d'une réinitialisation ou d'une mise sous tension (S1), ce placement étant maintenu au moins tant que l'on n'a pas reçu sur ledit port d'accès une deuxième commande assortie d'un deuxième mot de passe valide.