公开(公告)号：FR2989504B1

公开(公告)日：2014-04-25

申请号：FR1253354

申请日：2012-04-12

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BANCEL FREDERIC

IPC: G11C7/24 ,  G06F11/07 ,  G11C16/22

公开(公告)号：FR2963128B1

公开(公告)日：2012-08-31

申请号：FR1055928

申请日：2010-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BANCEL FREDERIC

IPC: G06F11/25 ,  G06F21/75 ,  G06F21/79 ,  G11C7/24 ,  G11C16/22

公开(公告)号：FR2949633A1

公开(公告)日：2011-03-04

申请号：FR0904072

申请日：2009-08-27

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BANCEL FREDERIC

IPC: H04L9/26 ,  G06F7/78 ,  H04L9/28 ,  H04L9/34

Abstract: L'invention concerne un procédé de contremesure dans un composant électronique (IC) dans lequel des données binaires sont transmises entre des unités de mémorisation de données binaires, une donnée binaire (D) étant transmise en plusieurs cycles de transmission comportant un premier cycle comprenant des étapes consistant à : sélectionner aléatoirement des bits (B) de la donnée, transmettre les bits sélectionnés, et transmettre des bits (12) ayant chacun une valeur choisie aléatoirement, en remplacement de bits non sélectionnés de la donnée, un dernier cycle de transmission comprenant une étape de transmission des bits de la donnée n'ayant pas été transmis lors d'un cycle précédent.

公开(公告)号：DE602008003051D1

公开(公告)日：2010-12-02

申请号：DE602008003051

申请日：2008-05-13

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BANCEL FREDERIC ,  HELY DAVID ,  BERARD NICOLAS

IPC: G06F21/55 ,  G06F21/75

公开(公告)号：FR2961619B1

公开(公告)日：2012-08-31

申请号：FR1054939

申请日：2010-06-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BANCEL FREDERIC ,  LINK NATHALIE ,  HENNEBOIS BRIGITTE ,  CHOMAUD DAVID

IPC: G06K19/07 ,  G06K7/00

公开(公告)号：FR2961619A1

公开(公告)日：2011-12-23

申请号：FR1054939

申请日：2010-06-22

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BANCEL FREDERIC ,  LINK NATHALIE ,  HENNEBOIS BRIGITTE ,  CHOMAUD DAVID

IPC: G06K19/07 ,  G06K7/00

Abstract: Le dispositif est équipé de plusieurs moyens de décodage de protocole (DCDi) correspondant respectivement à différents protocoles de communication de façon à être capable de dialoguer avec ledit appareil de communication lors de transactions sélectivement selon l'un de ces protocoles de communication ; le procédé comprend une détection automatique de protocole comportant a) une activation (40) de tous les moyens de décodage au début d'une transaction, b) une délivrance du signal reçu par le dispositif électronique à tous les moyens de décodage, c) une analyse (41) d'au moins un signal délivré par au moins l'un des moyens de décodage et d) une sélection (42) de l'un des moyens de décodage à partir du résultat de ladite analyse, et une poursuite de ladite transaction avec le moyen de décodage sélectionné.

公开(公告)号：FR2989504A1

公开(公告)日：2013-10-18

申请号：FR1253354

申请日：2012-04-12

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BANCEL FREDERIC

IPC: G11C7/24 ,  G06F11/07 ,  G11C16/22

公开(公告)号：FR2954868A1

公开(公告)日：2011-07-01

申请号：FR0906352

申请日：2009-12-24

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BANCEL FREDERIC ,  ROQUELAURE PHILIPPE

IPC: H03K19/003

Abstract: L'invention concerne un de contremesure dans un circuit logique comprenant une porte logique (OG1, OG2, AG1, AG2) fournissant un signal de sortie binaire (S), le procédé comprenant des étapes de fourniture de données binaires ayant des valeurs aléatoires à des entrées (A1-A4) du circuit logique durant une phase de précharge, de fourniture de données à traiter aux entrées du circuit logique durant une phase de traitement de données, de fourniture en entrée du circuit logique d'un signal de commande de précharge (P) déclenchant une phase de précharge, et sous l'effet du signal de commande de précharge, d'adaptation du fonctionnement d'une porte logique (OG10, AG10, LG) du circuit logique, non équilibrée statistiquement, pour que le signal sortie (S) de la porte logique soit dans un état binaire avec une même probabilité que les données binaires aléatoires fournies en entrée du circuit logique durant la phase de précharge.

公开(公告)号：FR2949010A1

公开(公告)日：2011-02-11

申请号：FR0903865

申请日：2009-08-05

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BANCEL FREDERIC

IPC: G06F21/55 ,  G06F21/62 ,  G06F21/78 ,  H04L9/28

Abstract: L'invention concerne un procédé d'accès en écriture ou en lecture par un composant électronique à des adresses de mémorisation (AD) de données, comprenant des étapes de génération d'une première clé secrète pour une première adresse d'une liste ordonnée d'adresses à accéder, et pour chaque adresse de la liste, suivant la première adresse, générer une clé secrète distincte (SK ) à l'aide d'une fonction déterministe appliquée à une clé secrète générée pour une précédente adresse de la liste, et d'application d'une fonction cryptographique à chaque donnée à lire ou à écrire (ED , D ) à une adresse de la liste, effectuée en utilisant la clé secrète générée pour l'adresse.

公开(公告)号：FR2963128A1

公开(公告)日：2012-01-27

申请号：FR1055928

申请日：2010-07-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： BANCEL FREDERIC

IPC: G06F11/25 ,  G06F21/75 ,  G06F21/79 ,  G11C7/24 ,  G11C16/22

Abstract: Procédé de détection d'une attaque par injection de faute dans des emplacements mémoires comprenant : -une élaboration (101) d'une valeur initiale d'une indication de référence (REF (0)) comportant une application d'un opérateur mathématique inversible sur les valeurs des informations mémorisées dans lesdits emplacements mémoire, -une mise à jour (102) de la valeur de cette indication de référence à chaque écriture dans au moins un emplacement mémoire en utilisant ledit opérateur, l'opérateur inverse et les valeurs desdites informations mémorisées avant et après chaque écriture dans ledit au moins emplacement mémoire, et -en présence d'une requête, la vérification de la satisfaction (103) ou non par la valeur de l'indication de référence (REF (n)) lors de la requête, d'un critère faisant intervenir les valeurs des informations mémorisées dans lesdits emplacements mémoire lors de la requête et ledit opérateur ou son inverse.