公开(公告)号：FR3089317A1

公开(公告)日：2020-06-05

申请号：FR1872239

申请日：2018-12-03

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： GRIL-MAFFRE JEAN-MICHEL ,  EVA CHRISTOPHE

IPC: G06F12/02 ,  G06F11/10

Abstract: Système comprenant un dispositif de mémoire (DMM) comportant un premier domaine mémoire (DM1) destiné à stocker des premières données à des premières adresses et un deuxième domaine mémoire (DM2) destiné à stocker, sur commande, soit des deuxièmes données à des deuxièmes adresses soit des bits de contrôle de code correcteur d’erreurs associés aux premières données à des troisièmes adresses Figure pour l’abrégé : Fig. 3

公开(公告)号：FR3103620A1

公开(公告)日：2021-05-28

申请号：FR1913001

申请日：2019-11-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： EVA CHRISTOPHE ,  GRIL-MAFFRE JEAN-MICHEL

IPC: G11C7/00 ,  G06F11/00

Abstract: Le procédé d’écriture dans une mémoire volatile (MEM) comprend au moins une réception d’une requête d’écriture dans la mémoire, et, en réponse à chaque requête d’écriture dans la mémoire (RQ_ECR) : - une préparation des données à écrire dans la mémoire (PREP_DatEcc) comprenant un calcul d’un code correcteur d’erreur (ECC) ; - un enregistrement dans un registre tampon (BUF_DatEcc) des données à écrire dans la mémoire (MEM) ; et - si aucune nouvelle requête d’écriture ou de lecture dans la mémoire (MEM) n’est reçue (rq_nok) après ledit enregistrement (BUF_DatEcc), une écriture dans la mémoire (MEM) des données à écrire enregistrées dans le registre tampon (ECR_DatEcc). Figure pour l’abrégé : Fig 1

公开(公告)号：FR3103620B1

公开(公告)日：2021-11-26

申请号：FR1913001

申请日：2019-11-21

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： EVA CHRISTOPHE ,  GRIL-MAFFRE JEAN-MICHEL

IPC: G06F11/00 ,  G11C7/00

Abstract: Le procédé d’écriture dans une mémoire volatile (MEM) comprend au moins une réception d’une requête d’écriture dans la mémoire, et, en réponse à chaque requête d’écriture dans la mémoire (RQ_ECR) : - une préparation des données à écrire dans la mémoire (PREP_DatEcc) comprenant un calcul d’un code correcteur d’erreur (ECC) ; - un enregistrement dans un registre tampon (BUF_DatEcc) des données à écrire dans la mémoire (MEM) ; et - si aucune nouvelle requête d’écriture ou de lecture dans la mémoire (MEM) n’est reçue (rq_nok) après ledit enregistrement (BUF_DatEcc), une écriture dans la mémoire (MEM) des données à écrire enregistrées dans le registre tampon (ECR_DatEcc). Figure pour l’abrégé : Fig 1

公开(公告)号：FR3113746B1

公开(公告)日：2022-07-29

申请号：FR2008759

申请日：2020-08-27

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： CASSAGNES HERVE ,  MOULIN CYRIL ,  GRIL-MAFFRE JEAN-MICHEL

IPC: G06F1/24 ,  H01L21/82 ,  H01L25/00

Abstract: Circuit intégré (CINT), procédé de réinitialisation et produit programme d’ordinateur. Le circuit intégré (CINT) comprend une première partie (PART1) et une deuxième partie (PART2). La première partie (PART1) comprend une entrée de réinitialisation (11A) configurée pour recevoir un signal de réinitialisation (RST1), un module d’activation (ACTIV) relié à l’entrée de réinitialisation (11A). Le module d’activation (ACTIV) est configuré pour activer la deuxième partie (PART2) à la réception du signal de réinitialisation (RST1). La première partie (PART1) comprend un module d’émission (EMI) configuré pour émettre un signal de réinitialisation répliqué (RST2). La deuxième partie (PART2) peut être sélectivement activée ou désactivée. La deuxième partie (PART2) comprend une entrée de réinitialisation (14B) configurée pour recevoir le signal de réinitialisation répliqué (RST2) du module d’émission (EMI), un module de détermination (DET) configuré pour déterminer qu’un temps écoulé à partir de l’activation de la deuxième partie (PART2) du circuit dépasse un seuil. Figure pour l’abrégé : Fig. 1

公开(公告)号：FR3113746A1

公开(公告)日：2022-03-04

申请号：FR2008759

申请日：2020-08-27

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： CASSAGNES HERVE ,  MOULIN CYRIL ,  GRIL-MAFFRE JEAN-MICHEL

IPC: G06F1/24 ,  H01L21/82 ,  H01L25/00

Abstract: Circuit intégré (CINT), procédé de réinitialisation et produit programme d’ordinateur. Le circuit intégré (CINT) comprend une première partie (PART1) et une deuxième partie (PART2). La première partie (PART1) comprend une entrée de réinitialisation (11A) configurée pour recevoir un signal de réinitialisation (RST1), un module d’activation (ACTIV) relié à l’entrée de réinitialisation (11A). Le module d’activation (ACTIV) est configuré pour activer la deuxième partie (PART2) à la réception du signal de réinitialisation (RST1). La première partie (PART1) comprend un module d’émission (EMI) configuré pour émettre un signal de réinitialisation répliqué (RST2). La deuxième partie (PART2) peut être sélectivement activée ou désactivée. La deuxième partie (PART2) comprend une entrée de réinitialisation (14B) configurée pour recevoir le signal de réinitialisation répliqué (RST2) du module d’émission (EMI), un module de détermination (DET) configuré pour déterminer qu’un temps écoulé à partir de l’activation de la deuxième partie (PART2) du circuit dépasse un seuil. Figure pour l’abrégé : Fig. 1

公开(公告)号：FR3111439A1

公开(公告)日：2021-12-17

申请号：FR2006167

申请日：2020-06-12

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： EVA CHRISTOPHE ,  GRIL-MAFFRE JEAN-MICHEL

IPC: G06F12/16 ,  G06F13/42

Abstract: Procédé de gestion des accès à une mémoire vive (MM) connectée à une unité de traitement (CPU) par l’intermédiaire d’une interface mémoire (MM_IF), comprenant à la réception par l’interface mémoire d’une requête d’accès (RQT) à la mémoire émise par l’unité de traitement, une indication par l’interface mémoire à l’unité de traitement de la non disponibilité de la mémoire pour recevoir une autre requête d’accès pendant une durée d’indisponibilité différentiable selon que la requête reçue est une requête en écriture ou en lecture. La valeur de la durée d’indisponibilité (VAL_W) associée à une requête en écriture et la valeur de la durée d’indisponibilité (VAL_R) associée à une requête en lecture sont individuellement programmables indépendamment l’une de l’autre. Figure pour l’abrégé : Fig 2