中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

9 records (took 0.023 seconds)

    Circuit de protection
    1.
    发明专利
    Circuit de protection 未知

    公开(公告)号：FR3091370B1

    公开(公告)日：2021-04-09

    申请号：FR1874287

    申请日：2018-12-28

    Applicant: ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS ALPS SAS

    Inventor： MOISUC DIANA ,  LAURENCIN CHRISTOPHE

    IPC: G06F21/75 ,  G06F21/55

    Abstract: Circuit de protection La présente description concerne un circuit électronique comportant plusieurs nœuds de protection comportant chacun au moins une fonction (55) de traitement d'informations représentatives d'une détection d'une perturbation, provenant d'au moins une fonction de détection (53) ; et au moins une fonction (57) de mise en œuvre d'une contremesure commandée par la fonction de traitement. Figure pour l'abrégé : Fig. 4

    PROCEDE DE VERIFICATION DE L'AUTHENTICITE D'UN PRODUIT
    5.
    发明专利
    PROCEDE DE VERIFICATION DE L'AUTHENTICITE D'UN PRODUIT 未知

    公开(公告)号：FR3007169A1

    公开(公告)日：2014-12-19

    申请号：FR1355728

    申请日：2013-06-18

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： FARISON DENIS ,  ROMAIN FABRICE ,  LAURENCIN CHRISTOPHE

    IPC: G06F21/44

    Abstract: L'invention concerne un procédé de vérification de l'authenticité d'un produit associé à un dispositif hôte, dans lequel le produit contient, dans des segments d'une mémoire non volatile, plusieurs fonctions différentes (FCTi) stockées de façon chiffrée (CSEGi), comportant les étapes successives suivantes : le dispositif hôte envoie (ACT SEGi) une commande d'activation d'une desdites fonctions ; le produit déchiffre cette fonction ; le produit exécute la fonction déchiffrée ; et le produit envoie un résultat (RESULT) de cette exécution au dispositif hôte.

    Circuit de protection
    7.
    发明专利
    Circuit de protection 未知

    公开(公告)号：FR3091370A1

    公开(公告)日：2020-07-03

    申请号：FR1874287

    申请日：2018-12-28

    Applicant: ST MICROELECTRONICS ROUSSET ,  ST MICROELECTRONICS ALPS SAS

    Inventor： MOISUC DIANA ,  LAURENCIN CHRISTOPHE

    IPC: G06F21/75 ,  G06F21/55

    Abstract: Circuit de protection La présente description concerne un circuit électronique comportant plusieurs nœuds de protection comportant chacun au moins une fonction (55) de traitement d'informations représentatives d'une détection d'une perturbation, provenant d'au moins une fonction de détection (53) ; et au moins une fonction (57) de mise en œuvre d'une contremesure commandée par la fonction de traitement. Figure pour l'abrégé : Fig. 4

    MECANISME DE VERIFICATION DE L'AUTHENTICITE D'UN PRODUIT
    8.
    发明专利
    MECANISME DE VERIFICATION DE L'AUTHENTICITE D'UN PRODUIT 未知

    公开(公告)号：FR3007168A1

    公开(公告)日：2014-12-19

    申请号：FR1355727

    申请日：2013-06-18

    Applicant: ST MICROELECTRONICS ROUSSET

    Inventor： FARISON DENIS ,  ROMAIN FABRICE ,  LAURENCIN CHRISTOPHE

    IPC: G06F21/44

    Abstract: L'invention concerne un procédé de vérification de l'authenticité d'un produit associé à un dispositif hôte, dans lequel le produit contient, dans des segments d'une mémoire non-volatile , plusieurs fonctions différentes (FCTi) stockées de façon chiffrée (CSEGi), dans lequel dans une première phase le dispositif hôte envoie (ACT SEGi) une commande d'exécution d'une fonction, le produit déchiffre la fonction et la stocke non chiffrée en mémoire non volatile ; et dans une deuxième phase le dispositif hôte envoie une commande d'exécution de la fonction déchiffrée, le produit exécute la fonction et envoie un résultat (RESULT) de cette exécution au dispositif hôte.

    9.
    发明专利
    未知

    公开(公告)号：AT543139T

    公开(公告)日：2012-02-15

    申请号：AT09163517

    申请日：2009-06-23

    Applicant: ST MICROELECTRONICS ROUSSET ,  PROTON WORLD INT NV

    Inventor： LAURENCIN CHRISTOPHE ,  MODAVE JEAN-LOUIS

    IPC: G06F13/42 ,  G06F13/40

    Abstract: The method involves converting a data bit of a twin-wire bus (I2C) on a half-period of a clock signal for transmitting the bit over a single-wire bus (SW). A waiting pattern e.g. pulse train of fixed duration, is set on the single-wire bus during another half-period of the clock signal, where the waiting pattern is present on the former half-period of the signal in a clock wire (SCL) during transmission from the single-wire bus to the twin-wire bus, and on the latter half-period of the signal during transmission from the twin-wire bus to the single-wire bus. An independent claim is also included for a device for converting a transmission between a twin-wire bus comprising data and clock wires, and a single-wire bus.

Patent Agency Ranking