公开(公告)号：FR3036846A1

公开(公告)日：2016-12-02

申请号：FR1554853

申请日：2015-05-29

Applicant: STMICROELECTRONICS (CROLLES 2) SAS

Inventor： PERRIN EMMANUEL

IPC: H01L21/762

Abstract: Circuit intégré, comprenant un substrat (1) du type SOI comportant un film semi-conducteur (12) situé au-dessus d'une couche isolante enterrée (11), elle-même située au-dessus d'un substrat porteur (10), le film semi-conducteur (12) comprenant une première zone (Z1), des premiers motifs (21) au dessus de la première zone (Z1) du film semi-conducteur (12) formant des régions de grille de premiers transistors MOS et des premières régions de grille fictives, la première zone (Z1) du film semi-conducteur comportant deux domaines (d1, d2) mutuellement espacés, ledit espace (7) étant comblé par au moins un matériau isolant (9) et situé entre deux régions de grille fictives (240, 241) au dessus d'une région du substrat porteur (11) exempte de tranchée isolante.

公开(公告)号：DE102015121913A1

公开(公告)日：2016-12-01

申请号：DE102015121913

申请日：2015-12-16

Applicant: STMICROELECTRONICS (CROLLES 2) SAS

Inventor： PERRIN EMMANUEL

IPC: H01L21/8238 ,  H01L27/092 ,  H01L27/12

Abstract: Integrierte Schaltung, umfassend ein Substrat (1) vom Typ SOI, umfassend eine Halbleiterfolie (12), die sich über einer vergrabenen Isolierschicht (11) befindet, die sich selbst über einem Trägersubstrat (10) befindet, wobei die Halbleiterfolie (12) eine erste Zone (Z1), erste Motive (21) über der ersten Zone (Z1) der Halbleiterfolie (12) umfasst, die Gate-Bereiche von ersten MOS-Transistoren und erste fiktive Gate-Bereiche bilden, wobei die erste Zone (Z1) der Halbleiterfolie zwei wechselseitig beabstandete Bereiche (d1, d2) umfasst, wobei der Raum (7) mit mindestens einem Isoliermaterial (9) gefüllt ist und sich zwischen zwei fiktiven Gate-Bereichen (240, 241) über einem Bereich des Trägersubstrats (11) ohne Isoliereinschnitt befindet.