公开(公告)号：FR3051085A1

公开(公告)日：2017-11-10

申请号：FR1654080

申请日：2016-05-04

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： MARTINEZ ALBERT ,  AGOYAN MICHEL

IPC: H03K19/173 ,  G06F7/58 ,  H03K3/84

Abstract: L'invention concerne un multiplexeur logique (7), deux vers un, comportant : deux bornes d'entrée (A, B) ; une borne de sortie (Z) ; une borne de commande (S) ; et un multiple de quatre multiplexeurs unitaires deux vers un (72, 74, 76, 78) raccordés en série, un premier multiplexeur unitaire (72) ayant ses entrées connectées aux bornes d'entrée, un dernier multiplexeur unitaire (78) ayant sa sortie connectée à la borne de sortie et les autres multiplexeurs unitaires (74, 76) ayant leurs entrées respectives interconnectées à la sortie du multiplexeur précédent dans l'association en série, une moitié des multiplexeurs unitaires étant commandée en inverse (75) par rapport à une autre moitié.

公开(公告)号：FR3051084A1

公开(公告)日：2017-11-10

申请号：FR1654082

申请日：2016-05-04

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： MARTINEZ ALBERT ,  AGOYAN MICHEL ,  NICOLAI JEAN

IPC: H03K3/84 ,  G06F7/58

Abstract: L'invention concerne un circuit (20) de génération d'un nombre d'oscillations comportant : une première branche comprenant au moins une ligne à retard (21) apportant des retards symétriques sur fronts montants et sur fronts descendants et au moins un élément retardateur asymétrique (22) apportant des retards différents sur fronts montants et sur fronts descendants ; une deuxième branche, rebouclée sur la première et comprenant au moins une ligne à retard (27) apportant des retards symétriques sur fronts montants et sur front descendants.