公开(公告)号：FR3084180B1

公开(公告)日：2020-08-14

申请号：FR1856583

申请日：2018-07-17

Applicant: STMICROELECTRONICS (ROUSSET) SAS

Inventor： EL KHOURASSANI YASSINE ,  VALDENAIRE PATRICK ,  ARDICHVILI EMMANUEL

IPC: G06F13/42 ,  G06F13/28

Abstract: Système sur puce, comprenant un circuit d'interconnexion (ICN) comportant au moins p interfaces d'entrée (IEi) et au moins k interfaces de sortie (IS1-ISk), avec p supérieur à k, p équipements sources (ESi) respectivement couplés auxdites p interfaces d'entrée, k ports d'accès (PA1-PAk ) respectivement couplés auxdites N interfaces de sortie et appartenant à au moins un équipement cible (EC1), chaque équipement source étant configuré pour délivrer des transactions (T1-Tp) audit au moins un équipement cible (EC1) via l'un des ports d'accès, chaque port d'accès comportant un moyen de mémoire configuré pour stocker temporairement les transactions reçues par le port d'accès et délivrer un signal de remplissage (SGr) représentatif de son taux de remplissage courant, et un module de commande (DPS) configuré pour recevoir les signaux de remplissage courants des ports d'accès et sélectionner les ports d'accès éligibles pour recevoir une transaction en fonction du taux de remplissage courant de leur moyen de mémoire associé.