中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

8 records (took 0.031 seconds)

    Dispositif d'amplification de puissance, notamment à dynamique d'entrée réduite, en particulier pour un téléphone mobile cellulaire
    2.
    发明公开
    Dispositif d'amplification de puissance, notamment à dynamique d'entrée réduite, en particulier pour un téléphone mobile cellulaire 有权
    装置，用于功率放大，特别是具有降低的输入动态的，一个移动电话

    公开(公告)号：EP1437834A1

    公开(公告)日：2004-07-14

    申请号：EP03290066.4

    申请日：2003-01-10

    Applicant: STMicroelectronics N.V. ,  STMicroelectronics S.r.l.

    Inventor： Cerisier, Patrick ,  Panigada, Andrea

    IPC: H03M3/02

    CPC classification number: H03M3/446 ,  H03M3/43 ,  H03M3/45 ,  H03M3/454

    Abstract: Le dispositif d'amplification de puissance, comporte une entrée pour recevoir un signal ayant une bande fréquentielle utile, et des moyens d'amplification de puissance du type delta-sigma. Les moyens d'amplification de puissance du type delta-sigma (MAP) présentent un ordre global supérieur ou égal à un. Il est par ailleurs prévu au moins un amplificateur de signal (k8-k10) connecté entre ladite entrée (BE) et les moyens d'amplification de puissance (MAP), les valeurs relatives de ces gains de signal étant ajustées de façon à localiser les zéros de la fonction de transfert de signal en dehors de ladite bande fréquentielle utile.

    Abstract translation: 该装置具有输入端（BE）来接收信号。 Δ-Σ功率放大部（MAP）包括分别连接在端子之间，并且加法器（ADD）信号放大器。 所述加法器的频率选择器（INT1，INT2）和定量单元之间设置。 信号增益的值，以便放置在零的信号的传递函数进行调整。 因此独立claimsoft包括用于通信系统。

    An analog-to-digital converter with correction of offset errors
    4.
    发明公开
    An analog-to-digital converter with correction of offset errors 有权
    模拟数字漫游器Korrektur von Verschiebungsfehlern

    公开(公告)号：EP1450490A1

    公开(公告)日：2004-08-25

    申请号：EP03425094.4

    申请日：2003-02-18

    Applicant: STMicroelectronics S.r.l.

    Inventor： Cesura, Giovanni ,  Panigada, Andrea ,  Serina, Nadia

    IPC: H03M1/06 ,  H03M3/02

    CPC classification number: H03M3/356 ,  H03M3/424 ,  H03M3/438

    Abstract: An analog-to-digital converter (200) is proposed. The converter includes at least one stage (105) for converting an analog input signal into a digital output signal using a parallel quantizer (115) comparing the analog input signal with a plurality of threshold values in parallel; the converter of the invention further includes, for at least one selected stage (105), means (210,220) for estimating an analog correction signal indicative of the mean value of a quantization error of the selected stage, and means (440i) for at least partially compensating an offset error of the parallel quantizer (105) in the selected stage according to the analog correction signal.

    Abstract translation: 提出了一种模数转换器（200）。 转换器包括用于使用并行量化器（115）将模拟输入信号转换为数字输出信号的至少一个级（105），其将模拟输入信号与多个阈值并联进行比较; 本发明的转换器还包括对于至少一个所选择的级（105），用于估计指示所选级的量化误差的平均值的模拟校正信号的装置（210,220），以及用于至少 根据模拟校正信号，在所选择的级中部分地补偿并行量化器（105）的偏移误差。

    A pipeline analog-to-digital converter with correction of inter-stage gain errors
    6.
    发明公开
    A pipeline analog-to-digital converter with correction of inter-stage gain errors 有权
    管道模拟数字万用表管理软件Verstärkungsfehlernzwischen den Stufen

    公开(公告)号：EP1441445A1

    公开(公告)日：2004-07-28

    申请号：EP03425033.2

    申请日：2003-01-24

    Applicant: STMicroelectronics S.r.l.

    Inventor： Cesura, Giovanni ,  Panigada, Andrea ,  Bosi, Alessandro

    IPC: H03M1/06

    CPC classification number: H03M1/0641 ,  H03M1/167

    Abstract: An analog-to-digital converter (200) with a pipeline architecture for converting an analog input signal into a digital output signal with a predefined resolution is proposed. The converter includes a plurality of stages (105 3 -105 0 ) each one having means (110,115) for converting an analog local signal into a digital local signal with a local resolution lower than said resolution, means (120,125) for determining an analog residue indicative of a quantization error of the means for converting, and means (130) for amplifying the analog residue by an inter-stage gain corresponding to the local resolution to generate the analog local signal for a next stage, and further includes means (204) for combining the digital local signals of all the stages into the digital output signal weighting each digital local signal according to a digital weight depending on the corresponding inter-stage gain. In the converter of the invention, the means for combining includes, for at least one of the stages (105 3 ), means (205-240) for dynamically estimating a digital correction signal indicative of an analog error of the corresponding inter-stage gain, and means (230) for controlling the digital weight according to the digital correction signal.

    Abstract translation: 提出了具有用于将模拟输入信号转换成具有预定分辨率的数字输出信号的流水线架构的模数转换器（200）。 转换器包括多个级（1053-1050），每个级具有用于将模拟本地信号转换成具有低于所述分辨率的局部分辨率的数字本地信号的装置（110,115），用于确定表示 用于转换的装置的量化误差，以及用于通过对应于局部分辨率的级间增益放大模拟残差的装置（130），以产生下一级的模拟本地信号，并且还包括用于组合的装置（204） 所有级的数字本地信号进入数字输出信号，根据相应的级间增益，根据数字权重对每个数字本地信号进行加权。 在本发明的转换器中，用于组合的装置包括对于级（1053）中的至少一个，用于动态估计指示相应级间增益的模拟误差的数字校正信号的装置（205-240） 以及用于根据数字校正信号控制数字权重的装置（230）。

    Method of correction of the error introduced by a multibit DAC incorporated in aN ADC
    8.
    发明公开
    Method of correction of the error introduced by a multibit DAC incorporated in aN ADC 有权
    艾菲尔铁矿公司的多位数字游戏机

    公开(公告)号：EP1441444A1

    公开(公告)日：2004-07-28

    申请号：EP03425032.4

    申请日：2003-01-24

    Applicant: STMicroelectronics S.r.l.

    Inventor： Cesura, Giovanni ,  Panigada, Andrea

    IPC: H03M1/06

    CPC classification number: H03M1/0673 ,  H03M1/168 ,  H03M1/74 ,  H03M3/464

    Abstract: A method of correction of the error in an output digital signal (Out) of an analog/digital converter (ADC) (100), in which said error is introduced by a multibit digital/analog converter (DAC) (125) incorporated in the ADC, comprises: providing a scrambling scheme (200) of input signals (th1-th8) to the DAC, the scrambling scheme defining a scrambling of the input signals in dependence of values of a group (R) of variables (r1-r7), to produce scrambled input signals (t1-t8); extrapolating from the scrambling scheme parameters ( M -1 ) defining a transformation operated by the scrambling scheme on the input signals to obtain the scrambled input signals; assigning to the variables substantially uncorrelated values; on the basis of the parameters, of the substantially uncorrelated values and of the scrambled signals, calculating (905) coefficients (p j ,p j r j ) of a linear combination of vectors of a vector space, the linear combination of vectors corresponding to a vector of the vector space representative of the error introduced by the DAC; calculating (910-1,..., 910-7) the correlation of a signal (Res1d) containing the error introduced by the multibit DAC with each coefficient of the linear combination of vectors, to extract an estimation ( icum >) of each vector; on the basis of the coefficients and the estimations of the vectors, calculating a linear combination (p j r j icum >) representative of the estimation of the error introduced by the multibit DAC, and using the estimation of the error introduced by the DAC to correct the ADC output signal.

    Abstract translation: 一种校正模拟/数字转换器（ADC）（100）的输出数字信号（Out）中的误差的方法，其中所述误差由并入到所述数字转换器（100）中的多位数字/模拟转换器（DAC）（125）引入 ADC包括：向DAC提供输入信号（th1至th8）的加扰方案（200），所述加扰方案根据变量组（R）的值（r1-r7）定义输入信号的加扰， 产生加扰输入信号（t1-t8）; 从加扰方案参数（M-1）外推，定义由加扰方案对输入信号进行的变换，以获得加扰的输入信号; 赋予变量基本上不相关的值; 基于参数，基本上不相关的值和加扰信号，计算向量空间的向量的线性组合的（905）系数（pj，pjrj），对应于矢量的向量的向量的线性组合 矢量空间代表DAC引入的误差; 计算（910-1，...，910-7）包含由多位DAC引入的误差的信号（Res1d）与矢量的线性组合的每个系数的相关性，以提取估计（ ） 基于矢量的系数和估计，计算表示由多位DAC引入的误差的估计的线性组合（pjrj ），并且使用由DAC引入的误差的估计 校正ADC输出信号。

Patent Agency Ranking