公开(公告)号：US20170031793A1

公开(公告)日：2017-02-02

申请号：US15262571

申请日：2016-09-12

Applicant: Silicon Graphics International Corp.

Inventor： Daniel Thomas ,  John E. Baron

IPC: G06F11/30 ,  G06F11/34 ,  G06F17/50 ,  G06F11/36

CPC classification number: G06F11/3006 ,  G06F11/3404 ,  G06F11/3419 ,  G06F11/3428 ,  G06F11/3447 ,  G06F11/3457 ,  G06F11/3461 ,  G06F11/3466 ,  G06F11/3668 ,  G06F17/5009

Abstract: A method and computer program product for testing a high performance computing application performing a computation within a clustered computer arrangement is disclosed. The high performance computing arrangement performances computations across processors in parallel wherein the processors cooperate to perform the computation. The application can be tested by adding delay and therefore latency to one or more commands inside of the precompiled application. The addition of delay can be used to simulate the performance of different interconnects that are used within the high performance computing arrangement.

Abstract translation: 公开了一种用于测试在集群计算机装置内执行计算的高性能计算应用的方法和计算机程序产品。 并行处理器的高性能计算布置性能计算，其中处理器协作以执行计算。 可以通过对预编译应用程序中的一个或多个命令添加延迟并因此进行延迟来测试应用程序。 可以使用延迟的添加来模拟在高性能计算布置中使用的不同互连的性能。