CIRCUIT INTEGRE AVEC CELLULE MEMOIRE DRAM
    1.
    发明申请
    CIRCUIT INTEGRE AVEC CELLULE MEMOIRE DRAM 审中-公开
    集成电路与DRAM内存单元

    公开(公告)号:WO2003017362A1

    公开(公告)日:2003-02-27

    申请号:PCT/FR2002/002887

    申请日:2002-08-14

    CPC classification number: H01L27/10852 H01L27/10888

    Abstract: Circuit intégré comprenant un substrat (1), au moins un condensateur (9) disposé au-dessus du substrat (1) et pourvu d'une première électrode (5), d'une deuxième électrode (8), et d'un diélectrique (7) disposé entre les deux électrodes, au moins un via de connexion entre le substrat (1) et un niveau conducteur situé au-dessus du condensateur (9), et un matériau diélectrique recouvrant le substrat (1) et entourant le condensateur (9) et le via (6). Le via comprend une première portion (18) disposée entre le substrat et le niveau inférieur de la première électrode, une deuxième portion (6) disposée entre le niveau inférieur de la première électrode et le niveau supérieur de la première électrode, et une troisième portion (12) en contact avec la première portion et affleurant ledit niveau conducteur, la deuxième portion étant réalisée avec le même matériau que la première électrode du condensateur.

    Abstract translation: 本发明涉及一种集成电路,包括:衬底(1),至少一个布置在衬底(1)上方并具有第一电极(5),第二电极(8)和电介质(7)的电容器(9) 布置在两个电极之间,至少在基板(1)和位于电容器(9)上方的导电电平之间的连接馈通,以及覆盖基板(1)并包围电容器(9)和馈通的电介质材料。 馈通包括布置在基板和第一电极的下层之间的第一部分(18),布置在第一电极的下层与第一电极的上层之间的第二部分(6) (12)与所述第一电极接触并与所述导电层齐平,所述第二部分由与所述电容器的第一电极相同的材料制成。

    CIRCUIT INTEGRE, NOTAMMENT CELLULE MEMOIRE DRAM AVEC CONTACT A FAIBLE FACTEUR DE FORME ET PROCEDE DE FABRICATION
    2.
    发明公开

    公开(公告)号:EP1425795A1

    公开(公告)日:2004-06-09

    申请号:EP02794818.1

    申请日:2002-08-14

    CPC classification number: H01L27/10852 H01L27/10888

    Abstract: The invention concerns an integrated circuit comprising a substrate (1), at least a capacitor (9) arranged above the substrate (1) and provided with a first electrode (5), a second electrode (8), and a dielectric (7) arranged between the two electrodes, at least a connecting feedthrough between the substrate (1) and a conductive level located above the capacitor (9), and a dielectric material covering the substrate (1) and enclosing the capacitor (9) and the feedthrough. The feedthrough comprises a first portion (18) arranged between the substrate and the lower level of the first electrode, a second portion (6) arranged between the lower level of the first electrode and the upper level of the first electrode, and a third portion (12) in contact with the first electrode and flush with said conductive level, the second portion being made of the same material as the first electrode of the capacitor.

Patent Agency Ranking