公开(公告)号：WO1993000744A1

公开(公告)日：1993-01-07

申请号：PCT/US1992005236

申请日：1992-06-19

Applicant: UNITED TECHNOLOGIES CORPORATION

Inventor： UNITED TECHNOLOGIES CORPORATION ,  SALERNO, David, C. ,  ROBERTS, Walter, O.

IPC: H03K17/691

CPC classification number: H03K17/691 ,  H03K17/61

Abstract: A transformer isolates a control circuit from a FET, the control circuit including a clock generator for providing, when enabled, a clock signal to the transformer primary. A PWM input selectively disables the clock generator from providing the clock signal to the transformer primary. The transformer secondary is connected in a full wave centertap configuration for providing a full wave rectified version of the clock signal, the full wave rectified version being a relatively constant DC voltage signal supplied at one level to the FET to turn on the FET when the clock generator is enabled to provide the clock signal to the primary. The centertap configuration provides a relatively constant DC voltage signal at a second level to the FET to turn off the FET when the clock generator is disabled by the PWM input from providing the clock signal to the primary.

公开(公告)号：EP0621995A1

公开(公告)日：1994-11-02

申请号：EP92914548.0

申请日：1992-06-19

Applicant: UNITED TECHNOLOGIES CORPORATION

Inventor： SALERNO, David, C. ,  ROBERTS, Walter, O.

IPC: H02M1 ,  H03K17

CPC classification number: H03K17/691 ,  H03K17/61

Abstract: Un transformateur isole un circuit de commande par rapport à un transistor à effet de champ (TEC), le circuit de commande comprenant une horloge pour fournir, lors de la validation, un signal d'horloge au primaire du transformateur. Une entrée PWM (de modulation d'impulsion en largeur) invalide sélectivement l'horloge pour l'empêcher de transmettre le signal d'horloge au primaire du transformateur. Le secondaire du transformateur est connecté à une configuration de prise médiane onde entière pour produire une version redressée double alternance du signal d'horloge, la version redressée double alternance étant un signal de tension de courant continu relativement constant fourni, à un niveau, au TEC pour le mettre sous tension lorsque l'horloge est validée pour fournir le signal d'horloge au primaire. La configuration de prise médiane fournit, à un deuxième niveau, un signal de tension de courant continu relativement constant au TEC pour le mettre hors tension lorsque l'horloge est invalidée par l'entrée PMW pour l'empêcher de fournir le signal d'horloge au primaire.