公开(公告)号：KR20180008625A

公开(公告)日：2018-01-24

申请号：KR20177035954

申请日：2016-05-11

Applicant: XILINX INC

Inventor： BIELICH LUIS E ,  NERTNEY ROBERT E

IPC: G06F9/50 ,  G06F11/10 ,  G06F12/02 ,  G06F12/06 ,  G06F12/0888 ,  G06F12/0897 ,  G06F12/126 ,  G06F13/16 ,  H03K19/00 ,  H03K19/177

CPC classification number: H03K19/1776 ,  G06F9/5016 ,  G06F11/1064 ,  G06F12/0292 ,  G06F12/0615 ,  G06F12/0811 ,  G06F12/084 ,  G06F12/0864 ,  G06F12/0888 ,  G06F12/0897 ,  G06F12/10 ,  G06F12/126 ,  G06F13/1694 ,  G06F21/79 ,  G06F2212/1044 ,  G06F2212/206 ,  G06F2212/2515 ,  G06F2212/6042 ,  H03K19/0008

Abstract: 프로그램가능한 IC(integrated circuit)(100)에서의메모리의관리를위한접근법은, 프로그램가능한 IC의메모리어드레스공간의어드레스들의제1 서브세트가프로그램가능한 IC의물리적메모리에연관되게, 프로그램가능한 IC의메모리맵(400)을구성하는단계(602)를포함한다. 메모리맵은메모리어드레스공간의어드레스들의제2 서브세트가가상메모리블록(112)에연관되게추가로구성된다(602). 프로그램가능한 IC의캐시메모리의적어도일 부분은어드레스들의제2 서브세트에대해락킹된다(608, 612, 616).

Abstract translation: 对于eseoui存储器IC（集成电路）（100）的可能的管理程序的方法，所述程序使与可编程IC的物理存储器，可编程集成电路的存储器映射相关联的可能的IC的地址的存储器地址空间的第一子集 （步骤602）。 存储器映射进一步被配置602以将存储器地址空间的第二地址子集与虚拟存储块112相关联。 可编程IC的高速缓冲存储器的至少一部分针对地址的第二子集（608,612,616）被锁定。

公开(公告)号：EP3295316A1

公开(公告)日：2018-03-21

申请号：EP16725679

申请日：2016-05-11

Applicant: XILINX INC

Inventor： BIELICH LUIS E ,  NERTNEY ROBERT E

IPC: G06F12/08 ,  G06F9/50 ,  G06F11/10 ,  G06F12/02 ,  G06F12/06 ,  G06F12/10 ,  G06F13/16 ,  G06F21/79 ,  H03K19/00 ,  H03K19/177

CPC classification number: H03K19/1776 ,  G06F9/5016 ,  G06F11/1064 ,  G06F12/0292 ,  G06F12/0615 ,  G06F12/0811 ,  G06F12/084 ,  G06F12/0864 ,  G06F12/0888 ,  G06F12/0897 ,  G06F12/10 ,  G06F12/126 ,  G06F13/1694 ,  G06F21/79 ,  G06F2212/1044 ,  G06F2212/206 ,  G06F2212/2515 ,  G06F2212/6042 ,  H03K19/0008

Abstract: An approach for management of memory in a programmable integrated circuit (IC) includes configuring a memory map of the programmable IC with an association of a first subset of addresses of memory address space of the programmable IC and physical memory of the programmable IC. The memory map is further configured with an association of a second subset of addresses of the memory address space and a virtual memory block. At least a portion of a cache memory of the programmable IC is locked to the second subset of addresses.