公开(公告)号：CN100474889C

公开(公告)日：2009-04-01

申请号：CN200410075879.2

申请日：2004-12-17

Applicant: 松下电器产业株式会社

Inventor： 铃木章宏 ,  薗部浩之

IPC: H04N5/06 ,  H04N5/08

CPC classification number: G06F1/0328 ,  H04N5/126

Abstract: 本发明提供一种同步时钟产生装置，在产生水平同步时钟的情况下，可以不使电路结构中的位数扩展，而提高锁定精度以及扩大锁定范围。本发明的同步时钟产生装置包括：乘法器(105)，将水平同步信号(S103)与水平同步脉冲信号(S104)相乘以产生乘积数据(S105)；增益可变数字(LPF906)，从该乘积数据(S105)中只取出DC成分并可以调整增益；以及控制器(907)，根据补偿数据(S906)，计算出增益调整数据(S107)、锁定中心频率设定数据(S407)、以及LPF增益调整数据(S907)，该同步时钟产生装置检测相对锁定中心频率的偏移量以及离散量，如果偏移量大，使锁定中心频率产生偏移而在频率轴上使锁定范围产生偏移，使直观上的锁定范围扩大，如果离散量小，就使增益变小，从而提高锁定精度。

公开(公告)号：CN100388156C

公开(公告)日：2008-05-14

申请号：CN200480009965.1

申请日：2004-02-18

Applicant: 索尼爱立信移动通讯股份有限公司

Inventor： A·雷平

IPC: G06F1/03

CPC classification number: G06F1/0328 ,  G06F2211/902 ,  H03L7/18

Abstract: 直接数字频率合成器(DDFS)用于生成具有近似正弦波形的振荡器信号(s(t))，并且可以方便地应用于基于快速跳频扩展频谱(FHSS)技术的蜂窝通信系统中的无线RF收发器中。本发明特别地涉及用于减小由引起输出信号(s(t))的波形抖动的相位截断、振幅和时间量化误差引起的频率合成器的噪声功率密度频谱(φee(kf))中的寄生的谐波、电压和/或电流干扰的方法。从而，作为频率控制字(FCW)的离散的P位相位差值(Δφs((nT))，被重复地累加以生成具有预定时间周期(N·T)的数字锯齿信号(φs((nT))的P’位采样，然后被提交至将获取的离散相位输入值(φs(nT))转换至一组离散的正弦振幅采样值(s(nT))的相位至正弦振幅转换。此后，这些正弦振幅采样值s(nT)被转换成近似的量化模拟正弦波(α1′(t))。根据下面发明的一个实施例，寄生谐波(DSC)通过将随机数(r(nT))的P”位数字字表示与获取的正弦振幅采样值s(nT)相加，在整个信号频谱范围内扩展。由此，干扰的周期结构、近似正弦波(s(t))的相位截断和量化误差(e(nT))被破坏，并且由该误差信号(e(nT))引起的它的寄生离散噪声功率密度频谱(φee(kf))被转换成宽带连续噪声功率频谱(φee(f))。最后，通过从在该直接数字频率合成单元(DDFS)的模拟输出端的该量化的模拟正弦波近似(α1′(t))中减去该随机数(r(nT))的数-模转换表示，补偿该附加的噪声。

公开(公告)号：CN1937400A

公开(公告)日：2007-03-28

申请号：CN200610139527.8

申请日：2006-09-22

Applicant: GE医疗系统环球技术有限公司

Inventor： 吉泽史浩

IPC: H03B28/00 ,  H03L7/00

CPC classification number: G06F1/0328 ,  G06F1/0342

Abstract: 为了输出具有比相位数据的时钟频率更高的时钟频率的幅度数据，用于发送和检测的直接数字合成器包含：用于输出具有第一时钟频率的第一相位数据的发送相位累加器；用于输出具有比第一时钟频率小的第二时钟频率的第二相位数据的削减装置(5)，还输出用于补偿在削减过程中消失的相位信息的附加数据；通过对第二相位数据进行内插处理，来输出具有比第一时钟频率大的第三时钟频率的第三相位数据的内插装置(6)，和依照第三相位数据输出幅度数据的波形检测LUT。检测信号幅度数据可以以比所发送的第二相位数据的第二时钟频率高的第三时钟频率来输出。

公开(公告)号：CN1700590A

公开(公告)日：2005-11-23

申请号：CN200410082271.2

申请日：2004-12-23

Applicant: 水星计算机系统公司

Inventor： P·K·W·哈丁 ,  D·S·哈代

IPC: H03B28/00 ,  H03L7/18 ,  H03L7/00

CPC classification number: G01S7/35 ,  G06F1/0328 ,  G06F1/035

Abstract: 根据本发明的一个实施例的宽带信号产生器，包括可变频率源和直接数字合成器。还公开了本地振荡器，信号分析器，调制器，解调器，和其它包括一个或多个这种产生器的仪器。

公开(公告)号：CN1655587A

公开(公告)日：2005-08-17

申请号：CN200410075879.2

申请日：2004-12-17

Applicant: 松下电器产业株式会社

Inventor： 铃木章宏 ,  薗部浩之

IPC: H04N5/06 ,  H04N5/08

CPC classification number: G06F1/0328 ,  H04N5/126

Abstract: 本发明提供一种同步时钟产生装置，在产生水平同步时钟的情况下，可以不使电路结构中的位数扩展，而提高锁定精度以及扩大锁定范围。本发明的同步时钟产生装置包括：乘法器(105)，将水平同步信号(S103)与水平同步脉冲信号(S104)相乘以产生乘积数据(S105)；增益可变数字(LPF906)，从该乘积数据(S105)中只取出DC成分并可以调整增益；以及控制器(907)，根据补偿数据(S906)，计算出增益调整数据(S107)、锁定中心频率设定数据(S407)、以及LPF增益调整数据(S907)，该同步时钟产生装置检测相对锁定中心频率的偏移量以及离散量，如果偏移量大，使锁定中心频率产生偏移而在频率轴上使锁定范围产生偏移，使直观上的锁定范围扩大，如果离散量小，就使增益变小，从而提高锁定精度。

公开(公告)号：CN1027479C

公开(公告)日：1995-01-18

申请号：CN93100652.X

申请日：1993-01-29

Applicant: 莫托罗拉公司

Inventor： 塞扎W·卡拉勒奥 ,  杰米·A·博拉斯 ,  阿曼多J·冈萨雷斯

IPC: H03L1/02

CPC classification number: H03L1/026 ,  G06F1/0328 ,  H03L7/1806

Abstract: 在测试和分级过程中测量晶体(104)的某些工作特性，将这些信息存入存储器(120)并根据经温度传感电路(124)确定的晶体环境温度由控制器(122)使相位增量寄存器增值。这些值被送至相位累加器(16)进行累加，其和数送至正弦查寻表(118)，瞬时相位值被转换成正弦波幅。由数/模转换器(126)将波幅位流转换成模拟信号，作为具有极高频率分辨率的基准振荡频率。在每一时钟周期重复上述过程直至产生完善的正弦波。

公开(公告)号：CN107315447A

公开(公告)日：2017-11-03

申请号：CN201710516198.2

申请日：2017-06-29

Applicant: 中国电子科技集团公司第五十八研究所

Inventor： 潘邈 ,  杨亮

IPC: G06F1/03

CPC classification number: G06F1/0328

Abstract: 本发明涉及现代通信电子系统的技术领域，尤其是一种高压缩比相位幅度转换的直接数字频率合成方法与电路。包含相位累加模块，用于根据输入的频率控制字计算得到合成信号的相位信息；相位幅度转换模块，用于根据合成信号的相位信息计算得到幅度值；数模转换模块，用于根据所述幅度值进行数模转换得到模拟幅度信号；滤波模块，用于对模拟幅度信号进行平滑和抗混叠处理得到纯净模拟信号；本发明结构简单，有效的压缩了波形存储ROM空间，能满足现代电子系统对高速高精度DDS的要求。

公开(公告)号：CN102638260B

公开(公告)日：2016-09-14

申请号：CN201210026161.9

申请日：2012-02-07

Applicant: 罗伯特·博世有限公司

Inventor： A.布曼 ,  M.凯克

IPC: H03L7/099 ,  G01C19/5776

CPC classification number: G06F1/0342 ,  G01C19/5776 ,  G06F1/022 ,  G06F1/0328 ,  H03L7/0991

Abstract: 本发明涉及一种用于减少数字控制振荡器的输出信号中的信号边沿抖动的方法。该方法具有通过第一累加器(208)提供(110)第一累加器输出信号的步骤，该第一累加器(208)被构成用于处理输入信号，其中该第一累加器在溢出情况下继续使用进位。此外在提供步骤中通过第二累加器(210)提供第二累加器输出信号，该第二累加器(210)被构成用于处理输入信号，其中该第二累加器在溢出情况下丢弃进位。此外，该方法包括在数字控制振荡器(200)的输出端(204)处输出(120)第二累加器输出信号的步骤和在使用第一累加器输出信号情况下使第二累加器同步化的步骤。

公开(公告)号：CN103346791B

公开(公告)日：2015-11-04

申请号：CN201310226152.9

申请日：2013-06-07

Applicant: 香港应用科技研究院有限公司

Inventor： 陈中子 ,  严北平 ,  霍晓 ,  蔡小五

IPC: H03L7/24

CPC classification number: G06F1/0321 ,  G06F1/0328 ,  G06F1/0353 ,  G06F1/0356

Abstract: 本发明披露了一种用于直接数字频率合成器（DDS）的正弦波发生器，其将数字相位输入转换成数字正弦波输出。只读存储器（ROM）存储第一象限中较高粗值相位所对应的正弦值和斜率。其它三个象限的幅值通过象限折叠和分相器将第一象限的值镜像或者反转得到。只读存储器（ROM）所存储的每个正弦值和斜率对应一定范围内的较低相位比特。Delta值有条件地反转较低相位比特、正弦值、和最终极性。简化的AND逻辑阵列将斜率和有条件地反转的较低相位比特相乘。然后重建ADD逻辑阵列再将有条件地反转的正弦值加上。再添加上有条件地反转的极性，就得到最终正弦值。基于Delta值的有条件的反转，极大的精简以及优化了正弦产生逻辑。

公开(公告)号：CN101073046A

公开(公告)日：2007-11-14

申请号：CN200580042182.8

申请日：2005-12-09

Applicant: 阿纳洛格装置公司

Inventor： 汉斯·J·图乔勒斯基

IPC: G06F1/03

CPC classification number: G06F1/08 ,  G06F1/0328 ,  H03L7/16

Abstract: 一种用于合成可选择频率扫描的频率扫描合成输出信号的单芯片数字频率合成器(1)包括直接数字合成器(5)，直接数字合成器(5)响应于片上数据处理电路(25)提供给直接数字合成器(5)的频率控制输入(8)的频率控制数字字的值而在输出端(7)上生成频率扫描合成输出信号。片上可编程数据存储电路(12)是可编程的，以存储表示数字频率合成器(1)要工作的工作模式的数据，并存储表示要产生的频率扫描合成输出信号的可选频率和时域的数据。数据处理电路(25)从数据存储电路(12)读取数字频率合成器(1)的工作模式和数字频率合成器(1)要生成的频率扫描合成输出信号的频域数据，并且在适当的情况下还读取频域数据，并计算频率控制数字字的值和向直接数字合成器(5)提供频率控制数字字的值的顺序。根据工作模式，响应于被提供给控制端(20)的逻辑控制信号，或者作为施加于系统时钟端(10)上的系统时钟信号的时钟周期数或频率扫描合成输出信号的周期数的函数，数据处理电路(25)确定向直接数字合成器(5)提供频率控制数字字的值的速率。频率扫描合成输出信号也可以以频率猝发的形式被生成。