-
公开(公告)号：CN101271417B
公开(公告)日：2010-10-13
申请号：CN200810083002.6
申请日：2008-03-17
Applicant: 国际商业机器公司
Inventor： 马克·D·麦克劳克林 , 迈克·C·杜龙
CPC classification number: G06F11/2043 , G06F11/1064 , G06F11/1405 , G06F11/203 , G06F11/2041 , G06F11/2046
Abstract: 一种数据处理系统，包括多个处理器，其中每个处理器具有多个处理器核心。来自特定处理器核心的核心检查停止指示与特定核心相关联的存储器阵列出现错误。响应于核心检查停止，系统向另一个处理器核心转移该特定处理器核心的工作量。该系统也从系统的当前配置中删除该特定处理器核心。响应于核心检查停止与错误，如果错误是在与特定核心相关联的处理器存储器阵列中，系统初始化该特定处理器核心。系统随后尝试利用阵列内置自检(ABIST)电路校正错误。如果ABIST成功校正错误，特定处理器核心的初始化完成，且系统将该特定处理器核心返回到当前处理器配置。然而，如果ABIST校正错误并不成功，则系统将在未来使用中删除包含错误的处理器存储器阵列部分。
-
公开(公告)号：CN102473156B
公开(公告)日：2014-12-17
申请号：CN201080036698.2
申请日：2010-07-19
Applicant: 国际商业机器公司
CPC classification number: G06F12/0842 , G06F11/1405
Abstract: 本发明提供了用于在数据处理系统(100)的推测版本控制高速缓存(310、1210)内产生检查点(1030)的机制。所述机制执行数据处理系统(100)内的代码，其中所述代码访问推测版本控制高速缓存(310、1210)内的高速缓存行。该机制还确定(1350)指示需要在推测版本控制高速缓存(310、1210)内产生检查点(1030)的第一条件是否发生。检查点(1030)是推测高速缓存行，其被响应于需要对应于所述推测高速缓存行的高速缓存行的改变的回滚的第二条件的发生置于是非推测性的。该机制还响应于确定第一条件已经发生，在推测版本控制高速缓存(310、1210)内产生检查点(1310)。
-
公开(公告)号：CN101933002A
公开(公告)日：2010-12-29
申请号：CN200980103961.2
申请日：2009-01-09
Applicant: 格罗方德半导体公司
CPC classification number: G06F11/1497 , G06F11/1405 , G06F11/1641 , G06F11/1645
Abstract: 一种包含指令译码单元(140)的处理器核心(100)，该指令译码单元可派送相同的整数指令流至多个整数执行单元(154a、154b)，并且可连续地派送相同的浮点指令流至浮点单元(160)。该整数执行单元可操作在锁定步骤中，使得在每个时钟周期期间，每个个别的整数执行单元可执行该相同的整数指令，而该浮点单元则可执行该相同的浮点指令流两次。在该整数指令引退之前，比较逻辑(158a、158b、163)可检测来自各整数执行单元之执行结果间的不匹配。此外在浮点指令流的结果从该浮点单元转移出来之前，该比较逻辑也可检测各连续的浮点指令流的执行结果之间的不匹配。再者，于检测到任何不匹配时，该比较逻辑可产生使该不匹配再次执行的指令来做为响应。
-
公开(公告)号：CN101271417A
公开(公告)日：2008-09-24
申请号：CN200810083002.6
申请日：2008-03-17
Applicant: 国际商业机器公司
Inventor： 马克·D·麦克劳克林 , 迈克·C·杜龙
CPC classification number: G06F11/2043 , G06F11/1064 , G06F11/1405 , G06F11/203 , G06F11/2041 , G06F11/2046
Abstract: 一种数据处理系统，包括多个处理器，其中每个处理器具有多个处理器核心。来自特定处理器核心的核心检查停止指示与特定核心相关联的存储器阵列出现错误。响应于核心检查停止，系统向另一个处理器核心转移该特定处理器核心的工作量。该系统也从系统的当前配置中删除该特定处理器核心。响应于核心检查停止与错误，如果错误是在与特定核心相关联的处理器存储器阵列中，系统初始化该特定处理器核心。系统随后尝试利用阵列内置自检(ABIST)电路校正错误。如果ABIST成功校正错误，特定处理器核心的初始化完成，且系统将该特定处理器核心返回到当前处理器配置。然而，如果ABIST校正错误并不成功，则系统将在未来使用中删除包含错误的处理器存储器阵列部分。
-
公开(公告)号：CN105283850A
公开(公告)日：2016-01-27
申请号：CN201380077350.1
申请日：2013-06-27
Inventor： 麦尔文·K·贝内迪克特
CPC classification number: G06F11/0772 , G06F11/073 , G06F11/0751 , G06F11/079 , G06F11/1004 , G06F11/1405 , G06F11/141 , G06F13/1689 , G06F13/1694 , G11B20/10222
Abstract: 一种技术包括由装置接收命令，其中对于命令的响应预期在预定响应时间内来自装置。装置可以选择性地产生误差信号以允许用于装置完成处理命令的时间。
-
Patent Agency Ranking
公开(公告)号：CN104516832A
公开(公告)日：2015-04-15
申请号：CN201410513668.6
申请日：2014-09-29
Applicant: 国际商业机器公司
CPC classification number: G06F12/0802 , G06F11/1405 , G06F11/2043 , G06F11/2097 , G06F12/0815 , G06F12/0888 , G06F12/12 , G06F2212/1016 , G06F2212/152
Abstract: 本发明涉及一种操作数据处理系统的方法、数据处理系统以及处理。操作数据处理系统的技术包括在生产者高速缓存的数据阵列中记录生产者核心所修改的高速缓存线的地址，以创建用于生产者核心的高可用性(HA)日志。该技术还包括将HA日志从生产者高速缓存直接移动到消费者核心的消费者高速缓存，以及将与HA日志的地址关联的HA数据从生产者高速缓存直接移动到消费者高速缓存。HA日志对应于包含多个地址的高速缓存线。最后，该技术包括由消费者核心来为数据处理系统处理HA日志和HA数据。
-
公开(公告)号：CN102473156A
公开(公告)日：2012-05-23
申请号：CN201080036698.2
申请日：2010-07-19
Applicant: 国际商业机器公司
CPC classification number: G06F12/0842 , G06F11/1405
Abstract: 提供了用于在数据处理系统(100)的推测版本控制高速缓存(310、1210)内产生检查点(1030)的机制。所述机制执行数据处理系统(100)内的代码，其中所述代码访问推测版本控制高速缓存(310、1210)内的高速缓存行。该机制还确定(1350)指示需要在推测版本控制高速缓存(310、1210)内产生检查点(1030)的第一条件是否发生。检查点(1030)是推测高速缓存行，其被响应于需要对应于所述推测高速缓存行的高速缓存行的改变的回滚的第二条件的发生置于是非推测性的。该机制还响应于确定第一条件已经发生，在推测版本控制高速缓存(310、1210)内产生检查点(1310)。
-
公开(公告)号：CN101681285A
公开(公告)日：2010-03-24
申请号：CN200780053357.4
申请日：2007-06-20
Applicant: 富士通株式会社
IPC: G06F11/14
CPC classification number: G06F11/1405
Abstract: 本发明为了提供实现与处理单一线程的命令串的处理器同等的重试成功率的、能够同时处理多个线程的命令串的处理器，运算装置(200)具有：执行多个线程的命令执行电路(201)、以及控制各线程的执行状态或重试的执行控制电路(202)。
-
公开(公告)号：CN108171016A
公开(公告)日：2018-06-15
申请号：CN201711241004.9
申请日：2017-11-30
Applicant: 中国人民解放军国防科技大学
CPC classification number: G06F21/125 , G06F11/1405
Abstract: 本发明属于计算机软件加固技术领域，公开了一种线性汇编级的可配置容错方法、计算机、计算机程序，将程序代码划分为若干个基本块；所有变量重命名；计算每个变量的复算效率；计算每个变量的影响因子；对全部变量进行排序并选取部分进行可配置容错。本发明基于寄存器生命周期、进行加固所需添加的指令条数、影响的其他寄存器数量的情况，提出复算效率和影响因子两个评价指标，并提供计算方法与依据其进行可配置加固的方法，对寄存器的重要程度和加固难度进行了全面的考量，提出了更全面、性价比更高的可配置加固方法。
-
公开(公告)号：CN106293642A
公开(公告)日：2017-01-04
申请号：CN201610645196.9
申请日：2016-08-08
Applicant: 合肥工业大学
CPC classification number: G06F9/3848 , G06F9/5022 , G06F11/1405
Abstract: 本发明公开了一种用于粗粒度多核计算系统的分支处理模块及其分支处理机制，其特征是：粗粒度多核计算系统包括片上网络、主控制单元、存储器单元、接口单元和多种功能单元；主控制单元在确认分支预测错误后，可以立即开始分支预测错误恢复，并提前终止已经发射的错误指令的执行，使系统恢复正常工作状态；功能单元在确认分支预测错误后，可以立即结束当前运算任务，恢复空闲状态，释放控制权，等待正确任务的下发。本发明能够在发现分支预测错误时在极短时间内纠正错误，减少由于分支预测错误带来的性能损失，从而进一步增强分支预测对系统性能的提升，使计算系统达到更高的工作效率。
-
-
-
-
-
-
-
-
-
Search Results
336
records
(took 0.02 seconds)
