Abstract:
A master-slave differential comparator (1) having a threshold value includes a master section (3) which controls the threshold value of the slave section (2). The slave section is controlled by bias currents which are substantially determined by fixed biases (VC + DELTA DIVIDED 2, VC - DELTA DIVIDED 2) applied to the master section, the difference in biases being substantially equal to the threshold value of the comparator. The comparator produces an output (OUT+,OUT-) when the input signals (IN+, IN-) differentially exceed the threshold value.
Abstract:
Una unidad receptora de señales y de procesamiento de señales conectada con uno o varios conductores está adaptada para transmitir señales portadoras de informacion en la forma de impulsos de voltaje. El conductor está conectado con un transistor en un circuito receptor de señales para afectar una corriente usando la variacion en los impulsos de voltaje y el valor del voltaje de un impulso. La corriente está en la forma de impulsos que pasan a través del transistor. La corriente se genera mediante las variaciones del impulso del voltaje y el nivel del voltaje. La corriente se proporciona de una forma portadora de informacion adaptada como una señal mediante un circuito de procesamiento de señales. El transistor en el circuito receptor de señales se coordina con por lo menos otro transistor de manera que juntos formen un circuito especular de corriente.
Abstract:
The clamping circuit clamps a threshold of an ADC to a signal level just below the black level of a television signal. During the blanking period, a negative-going peak is superimposed on the input signal to produce the waveform 76. Each time this crosses the 0000,0001 threshold of the ADC, the polarity of the output of a comparator changes (see the middle waveform). The comparator compares the ADC output and a reference value. The input signal is biased according to the integral of the comparator output. When signal levels are stable, the comparator output is symmetrical, its integral is zero and no change occurs in the biassing. If signal levels drift, the negative going peak crosses the threshold for the second time relatively sooner or later. The comparator output becomes assymmetric and has a non-zero integral. Consequently, the biassing level changes to compensate for the drift.
Abstract:
A digital level detecting circuit for controlling amplitudes of digital audio signals is disclosed, which includes a circuit for generating an attack response of output control signals based on positive going waveforms of an incoming signal and attack response coefficients stored in a memory, and wherein the attack response coefficients stored in the memory (15) are limited to a lower value than the theoretical value at the beginning of the attack response.
Abstract:
A deglitching network for digital logic circuits includes a voltage actuated current source coupled to a linear tracking, constant voltage column clamp circuit. The deglitching network threshold level tracks closely with the predetermined voltage of the column clamp, which also acts as a current sink. When heavy current loads are switched from the column clamp and its voltage falls briefly, the deglitching network is actuated to inject current into the column clamp circuit and restore the preset voltage.
Abstract:
Bei einer Schaltung für ein Video-, Audio- oder Datenauf zeichnungs- und oder -wiedergabegerät mit einer optoelek tronischen Einrichtung zur Erzeugung von Tachoimpulsen und mit einem an die optoelektronische Einrichtung ange schlossenen Komparator sind die beiden Eingänge des Kom parators durch einen Widerstand verbunden und ist an den einen Eingang des Komparators ein vom Ausgangssignal der optoelektronischen Einrichtung über den Widerstand auflad barer Speicher angeschlossen. Dadurch wird die Schalt schwelle für den Komparator automatisch den Pegel- und/ oder Amplitudenschwankungen im Ausgangssignal der op toelektronischen Einrichtung angepaßt.
Abstract:
Es wird eine Triggerschaltung vorgeschlagen, die aus einem hohe und tiefe Frequenzen aufweisenden Frequenz gemisch die Anteile der höchsten Frequenzen ableitet und in Rechteckimpulse umwandelt. Damit die Triggerschaltung auch ein Frequenzgemisch auswerten kann, bei dem eine Signalspannung mit tieferen Frequenzen gegebenenfalls größer sein darf als die Signalspannung der abzuleitenden höchsten Frequenzen, wird erfindungsgemäß eine Schal tung vorgeschlagen, die einen Spitzenspannungsdetektor aus einem Operationsverstärker (13) mit einer Antiparallel schaltung (19) aus zwei Dioden (20, 21) im Gegenkopplungs weg aufweist und deren erster Eingang (15) den Eingang (11) der Triggerschaltung (10) bildet und deren zweiter Eingang (17) über einen Kondensator (23) mit einem festen Potential verbunden ist. An den Spitzenspannungsdetektor schließt sich ein Komparator an, der einen zweiten Operationsver stärker (14) enthält, dessen erster Eingang (16) mit dem Ausgang (22) des ersten Operationsverstärkers und dessen zweiter Eingang (18) mit dem ersten Eingang (15) des ersten Operationsverstärkers verbunden ist.
Abstract:
The invention concerns a circuit for processing an inductive sensor signal. The interference insensitivity, evaluation of small signal amplitudes and chronological accuracy of signal detection are improved in that earth is selected as the reference potential, a fixed basic trigger threshold is established in the zero-crossing of the inductive sensor signal, and the return trigger threshold is adjusted by the adjusting device in the region of only one half-wave.
Abstract:
A semiconductor circuit which can not only store analog data and multilevel data by using a simple circuit, but also compare inputted data with stored data. The circuit stores a first signal, and when the difference between the magnitude of a second signal and that of the first signal stored is smaller or larger than a prescribed first value, outputs a prescribed second value. The circuit is constituted of multiple neuron MOS transistors each of which has, on a substrate (1), a semiconductor region of one conductivity type, source and drain regions of the opposite conductivity type formed in the semiconductor region, floating gate electrode which is provided in an area separating the source and drain regions from each other through an insulating film and is in a potentially floating state, and multiple input gate electrodes which are capacitance-coupled with the floating gate electrode through the insulating film.