UNIDAD RECEPTORA DE SEÑALES Y DE PROCESAMIENTO DE SEÑALES.

    公开(公告)号:MX9602467A

    公开(公告)日:1997-04-30

    申请号:MX9602467

    申请日:1995-02-16

    Abstract: Una unidad receptora de señales y de procesamiento de señales conectada con uno o varios conductores está adaptada para transmitir señales portadoras de informacion en la forma de impulsos de voltaje. El conductor está conectado con un transistor en un circuito receptor de señales para afectar una corriente usando la variacion en los impulsos de voltaje y el valor del voltaje de un impulso. La corriente está en la forma de impulsos que pasan a través del transistor. La corriente se genera mediante las variaciones del impulso del voltaje y el nivel del voltaje. La corriente se proporciona de una forma portadora de informacion adaptada como una señal mediante un circuito de procesamiento de señales. El transistor en el circuito receptor de señales se coordina con por lo menos otro transistor de manera que juntos formen un circuito especular de corriente.

    A clamping circuit for an analogue to digital converter
    3.
    发明公开
    A clamping circuit for an analogue to digital converter 失效
    用于数字转换器的模拟的钳位电路

    公开(公告)号:EP0220894A3

    公开(公告)日:1988-09-07

    申请号:EP86308073

    申请日:1986-10-17

    CPC classification number: H04N5/185 H03M1/1295 H03M1/164

    Abstract: The clamping circuit clamps a threshold of an ADC to a signal level just below the black level of a television signal. During the blanking period, a negative-going peak is superimposed on the input signal to produce the waveform 76. Each time this crosses the 0000,0001 threshold of the ADC, the polarity of the output of a comparator changes (see the middle waveform). The comparator compares the ADC output and a reference value. The input signal is biased according to the integral of the comparator output. When signal levels are stable, the comparator output is symmetrical, its integral is zero and no change occurs in the biassing. If signal levels drift, the negative going peak crosses the threshold for the second time relatively sooner or later. The comparator output becomes assymmetric and has a non-zero integral. Consequently, the biassing level changes to compensate for the drift.

    Digital level detecting circuit
    4.
    发明公开
    Digital level detecting circuit 失效
    数字电平检测电路

    公开(公告)号:EP0228245A3

    公开(公告)日:1988-03-30

    申请号:EP86309872

    申请日:1986-12-17

    CPC classification number: G11B20/10009

    Abstract: A digital level detecting circuit for controlling amplitudes of digital audio signals is disclosed, which includes a circuit for generating an attack response of output control signals based on positive going waveforms of an incoming signal and attack response coefficients stored in a memory, and wherein the attack response coefficients stored in the memory (15) are limited to a lower value than the theoretical value at the beginning of the attack response.

    Deglitching network for digital logic circuits
    6.
    发明公开
    Deglitching network for digital logic circuits 失效
    数字逻辑电路的退火网络

    公开(公告)号:EP0201429A3

    公开(公告)日:1988-09-21

    申请号:EP86400982

    申请日:1986-05-07

    Inventor: Luich, Thomas M.

    CPC classification number: H03K19/00353 H03K5/08 H03K19/00376

    Abstract: A deglitching network for digital logic circuits includes a voltage actuated current source coupled to a linear tracking, constant voltage column clamp circuit. The deglitching network threshold level tracks closely with the predetermined voltage of the column clamp, which also acts as a current sink. When heavy current loads are switched from the column clamp and its voltage falls briefly, the deglitching network is actuated to inject current into the column clamp circuit and restore the preset voltage.

    Circuit for a recording and/or reproducing apparatus with an optoelectronic device
    7.
    发明公开
    Circuit for a recording and/or reproducing apparatus with an optoelectronic device 失效
    用于记录和/或再现用于光电装置的记录和/或再现装置的电路的电路H光电装置

    公开(公告)号:EP0204247A3

    公开(公告)日:1988-05-04

    申请号:EP86107166

    申请日:1986-05-27

    CPC classification number: G11B15/43 G11B15/093 G11B15/54 G11B27/13 G11B33/10

    Abstract: Bei einer Schaltung für ein Video-, Audio- oder Datenauf zeichnungs- und oder -wiedergabegerät mit einer optoelek tronischen Einrichtung zur Erzeugung von Tachoimpulsen und mit einem an die optoelektronische Einrichtung ange schlossenen Komparator sind die beiden Eingänge des Kom parators durch einen Widerstand verbunden und ist an den einen Eingang des Komparators ein vom Ausgangssignal der optoelektronischen Einrichtung über den Widerstand auflad barer Speicher angeschlossen. Dadurch wird die Schalt schwelle für den Komparator automatisch den Pegel- und/ oder Amplitudenschwankungen im Ausgangssignal der op toelektronischen Einrichtung angepaßt.

    Abstract translation: 在具有用于产生转速脉冲的光电子器件和与光电器件连接的比较器的视频,音频或数据记录和/或再现装置的电路中,比较器的两个输入端通过电阻器连接到一个输入端 的比较器连接有一个存储器,可以通过电阻加载光电器件的输出信号。 结果,比较器的切换阈值自动适应于光电子器件的输出信号中的电平和/或幅度的波动。

    Trigger circuit
    8.
    发明公开
    Trigger circuit 失效
    触发电路

    公开(公告)号:EP0087501A3

    公开(公告)日:1984-06-06

    申请号:EP82109765

    申请日:1982-10-22

    CPC classification number: H03K5/08

    Abstract: Es wird eine Triggerschaltung vorgeschlagen, die aus einem hohe und tiefe Frequenzen aufweisenden Frequenz gemisch die Anteile der höchsten Frequenzen ableitet und in Rechteckimpulse umwandelt. Damit die Triggerschaltung auch ein Frequenzgemisch auswerten kann, bei dem eine Signalspannung mit tieferen Frequenzen gegebenenfalls größer sein darf als die Signalspannung der abzuleitenden höchsten Frequenzen, wird erfindungsgemäß eine Schal tung vorgeschlagen, die einen Spitzenspannungsdetektor aus einem Operationsverstärker (13) mit einer Antiparallel schaltung (19) aus zwei Dioden (20, 21) im Gegenkopplungs weg aufweist und deren erster Eingang (15) den Eingang (11) der Triggerschaltung (10) bildet und deren zweiter Eingang (17) über einen Kondensator (23) mit einem festen Potential verbunden ist. An den Spitzenspannungsdetektor schließt sich ein Komparator an, der einen zweiten Operationsver stärker (14) enthält, dessen erster Eingang (16) mit dem Ausgang (22) des ersten Operationsverstärkers und dessen zweiter Eingang (18) mit dem ersten Eingang (15) des ersten Operationsverstärkers verbunden ist.

    CIRCUIT FOR PROCESSING AN INDUCTIVE SENSOR SIGNAL
    9.
    发明申请
    CIRCUIT FOR PROCESSING AN INDUCTIVE SENSOR SIGNAL 审中-公开
    电路用于治疗INDUKTIVGEBERSIGNALS的

    公开(公告)号:WO1996041414A1

    公开(公告)日:1996-12-19

    申请号:PCT/DE1996000984

    申请日:1996-06-05

    CPC classification number: H03K5/084

    Abstract: The invention concerns a circuit for processing an inductive sensor signal. The interference insensitivity, evaluation of small signal amplitudes and chronological accuracy of signal detection are improved in that earth is selected as the reference potential, a fixed basic trigger threshold is established in the zero-crossing of the inductive sensor signal, and the return trigger threshold is adjusted by the adjusting device in the region of only one half-wave.

    Abstract translation: 本发明涉及一种用于处理Induktivgebersignals的电路布置。 的抗噪声能力,小信号幅度的分析和信号检测的时间精度可以在作为被选择潜在地使得固体碱触发阈值在零交叉Induktivgebersignals的设定的基准和在只有一个范围内跟踪降档触发阈值的该装置可以提高 半波被跟踪。

    SEMICONDUCTOR CIRCUIT
    10.
    发明申请
    SEMICONDUCTOR CIRCUIT 审中-公开
    半导体电路

    公开(公告)号:WO1995022201A1

    公开(公告)日:1995-08-17

    申请号:PCT/JP1995000205

    申请日:1995-02-14

    CPC classification number: G06N3/0635

    Abstract: A semiconductor circuit which can not only store analog data and multilevel data by using a simple circuit, but also compare inputted data with stored data. The circuit stores a first signal, and when the difference between the magnitude of a second signal and that of the first signal stored is smaller or larger than a prescribed first value, outputs a prescribed second value. The circuit is constituted of multiple neuron MOS transistors each of which has, on a substrate (1), a semiconductor region of one conductivity type, source and drain regions of the opposite conductivity type formed in the semiconductor region, floating gate electrode which is provided in an area separating the source and drain regions from each other through an insulating film and is in a potentially floating state, and multiple input gate electrodes which are capacitance-coupled with the floating gate electrode through the insulating film.

    Abstract translation: 一种半导体电路,其不仅可以通过使用简单的电路存储模拟数据和多电平数据,而且还将输入的数据与存储的数据进行比较。 电路存储第一信号,并且当第二信号的幅度与存储的第一信号的幅度之差小于或大于规定的第一值时,输出规定的第二值。 电路由多个神经元MOS晶体管构成,每个神经元MOS晶体管在基板(1)上具有一个导电类型的半导体区域,形成在半导体区域中的相反导电类型的源极和漏极区域,设置有浮置栅电极 在通过绝缘膜将源极和漏极区彼此分离并且处于潜在浮动状态的区域中,以及通过绝缘膜与浮置栅极电容耦合的多个输入栅电极。

Patent Agency Ranking