-
公开(公告)号：CN108205601B
公开(公告)日：2023-08-11
申请号：CN201711114373.1
申请日：2017-11-13
Applicant: 三星电子株式会社
IPC: G06F30/392
Abstract: 计算机实施的方法包括基于定义集成电路的设计数据来放置标准单元。通过执行无色布线来生成集成电路的布局。基于间隔约束，将包括在四重图案化光刻(QPL)层中的第一图案、第二图案、第三图案和第四图案布置在所放置的标准单元上。所生成的布局被存储到计算机可读存储介质。间隔约束定义了第一图案、第二图案、第三图案和第四图案之间的最小间隔。该方法包括将第一颜色、第二颜色、第三颜色和第四颜色分别地分配给第一图案、第二图案、第三图案和第四图案。基于布局生成掩膜。通过使用所生成的掩膜来制造半导体器件。第一图案、第二图案、第三图案和第四图案中的两个图案之间的间隔小于间隔约束中的相对应的间隔约束指示颜色违规。
-
Patent Agency Ranking
公开(公告)号：CN108205602B
公开(公告)日：2023-08-08
申请号：CN201711320090.2
申请日：2017-12-12
Applicant: 三星电子株式会社
IPC: G06F30/39 , G06F113/18
Abstract: 一种计算机实施的方法。标准单元基于定义集成电路(IC)的设计数据被放置。IC的布局通过执行无色布线来被生成，在三重图案化光刻(TPL)层中的第一图案至第三图案通过该无色布线被布置在所放置的标准单元上。该布置基于空间约束。所生成的布局被存储到计算机可读存储介质。空间约束定义第一图案至第三图案之间的最小空间。颜色违规在第一图案至第三图案之间不会发生。基于布局生成第一掩模、第二掩模和第三掩模。通过使用所生成的第一掩模、第二掩模和第三掩模来制造半导体器件。
-
公开(公告)号：CN108205602A
公开(公告)日：2018-06-26
申请号：CN201711320090.2
申请日：2017-12-12
Applicant: 三星电子株式会社
IPC: G06F17/50
CPC classification number: G06F17/5081 , G03F1/70 , G03F7/70433 , G03F7/70466 , G06F17/5072 , G06F17/5068 , G06F2217/40
Abstract: 一种计算机实施的方法。标准单元基于定义集成电路(IC)的设计数据被放置。IC的布局通过执行无色布线来被生成，在三重图案化光刻(TPL)层中的第一图案至第三图案通过该无色布线被布置在所放置的标准单元上。该布置基于空间约束。所生成的布局被存储到计算机可读存储介质。空间约束定义第一图案至第三图案之间的最小空间。颜色违规在第一图案至第三图案之间不会发生。基于布局生成第一掩模、第二掩模和第三掩模。通过使用所生成的第一掩模、第二掩模和第三掩模来制造半导体器件。
-
公开(公告)号：CN116110850A
公开(公告)日：2023-05-12
申请号：CN202211355938.6
申请日：2022-11-01
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/50
Abstract: 提供了一种包括多个堆叠的金属层的集成电路和制造该集成电路的方法。所述方法包括以下步骤：设置多个标准单元，所述多个标准单元中的每个标准单元包括分别形成在所述多个金属层上的单元图案；以及在所述多个金属层之中的包括分别形成在多条迹线上的图案的特定金属层上，基于形成在所述多条迹线中的特定迹线上的相邻图案之间的间隔超过参考值而在所述相邻图案之间形成附加图案，所述图案在第一方向上延伸，所述多条迹线在第二方向上彼此间隔开。
-
公开(公告)号：CN114446945A
公开(公告)日：2022-05-06
申请号：CN202111255028.6
申请日：2021-10-27
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/118
Abstract: 一种半导体装置包括：标准单元，其位于与衬底的上表面平行的第一方向和与第一方向相交的第二方向上；和填充物单元，其位于标准单元中的标准单元之间。标准单元中的每一个包括有源区、与有源区相交的栅极结构、在有源区上位于栅极结构的两侧的源极/漏极区、以及互连线。填充物单元中的每一个包括填充物有源区和与填充物有源区相交的填充物栅极结构。标准单元包括在第二方向上分别顺序地位于第一行、第二行和第三行中的第一标准单元、第二标准单元和第三标准单元。第一互连线以第一间距布置，第二互连线以第二间距布置，并且第三互连线以与第一间距和第二间距不同的第三间距布置。
-
公开(公告)号：CN108205601A
公开(公告)日：2018-06-26
申请号：CN201711114373.1
申请日：2017-11-13
Applicant: 三星电子株式会社
IPC: G06F17/50
Abstract: 计算机实施的方法包括基于定义集成电路的设计数据来放置标准单元。通过执行无色布线来生成集成电路的布局。基于间隔约束，将包括在四重图案化光刻(QPL)层中的第一图案、第二图案、第三图案和第四图案布置在所放置的标准单元上。所生成的布局被存储到计算机可读存储介质。间隔约束定义了第一图案、第二图案、第三图案和第四图案之间的最小间隔。该方法包括将第一颜色、第二颜色、第三颜色和第四颜色分别地分配给第一图案、第二图案、第三图案和第四图案。基于布局生成掩膜。通过使用所生成的掩膜来制造半导体器件。第一图案、第二图案、第三图案和第四图案中的两个图案之间的间隔小于间隔约束中的相对应的间隔约束指示颜色违规。
-
-
-
-
-
Search Results
6
records
(took 0.028 seconds)
