-
公开(公告)号：CN119967910A
公开(公告)日：2025-05-09
申请号：CN202411498998.2
申请日：2024-10-25
Applicant: 三星电子株式会社
Abstract: 公开了一种集成电路和制造其的方法。所述集成电路可包括：多个阱，在具有第一导电类型的基底上沿第一方向彼此平行地延伸，所述多个阱具有第二导电类型；多个第一被掺杂区域，设置在第一区域和第二区域中的所述多个阱上，第一区域在第一方向上与第二区域分离，所述多个第一被掺杂区域具有第一导电类型；多个第二被掺杂区域，设置在第一区域和第二区域中的所述多个阱之间的基底上并且具有第二导电类型；以及多个第三被掺杂区域，设置在基底的在第一区域与第二区域之间的第三区域中并且具有第一导电类型。
-
公开(公告)号：CN106559068B
公开(公告)日：2021-05-11
申请号：CN201610703399.9
申请日：2016-08-22
Applicant: 三星电子株式会社
IPC: H03K19/0185
Abstract: 提供了一种集成电路(IC)。所述集成电路包括第一电路、第一阱和第二阱。第一电路设置在基板上并且构造成在第一电压逻辑电平与第二电压逻辑电平之间移位第一比特信号。第一阱设置在基板上的单元中并且偏置到第一电压。第一阱与单元的第一边缘分隔开。第二阱设置在单元中并且偏置到第二电压。第二阱设置成接触单元的与第一边缘相对的第二边缘。第一电路包括分别设置在第一阱和第二阱中的多个晶体管。
-
公开(公告)号：CN111200422A
公开(公告)日：2020-05-26
申请号：CN201911133967.6
申请日：2019-11-19
Applicant: 三星电子株式会社
IPC: H03K3/3562
Abstract: 公开了一种半导体装置，包括：衬底，其具有在第一方向上彼此相邻的第一区和第二区；以及从第一区朝向第二区延伸的第一栅电极至第三栅电极。第一区和第二区中的每一个包括PMOSFET区和NMOSFET区。第一栅电极至第三栅电极在第一方向上延伸，并在与第一方向不同的第二方向上顺序地布置。第一栅电极和第三栅电极施加有第一信号。第二栅电极施加有作为第一信号的反相信号的第二信号。第一栅电极包括第一区的第一栅极和第二区的第一栅极。第一栅极在第一方向上对准并且彼此连接。
-
公开(公告)号：CN106559068A
公开(公告)日：2017-04-05
申请号：CN201610703399.9
申请日：2016-08-22
Applicant: 三星电子株式会社
IPC: H03K19/0185
CPC classification number: H03K19/018521 , H01L27/0207 , H01L27/092 , H01L27/0928 , H03K19/0013
Abstract: 提供了一种集成电路(IC)。所述集成电路包括第一电路、第一阱和第二阱。第一电路设置在基板上并且构造成在第一电压逻辑电平与第二电压逻辑电平之间移位第一比特信号。第一阱设置在基板上的单元中并且偏置到第一电压。第一阱与单元的第一边缘分隔开。第二阱设置在单元中并且偏置到第二电压。第二阱设置成接触单元的与第一边缘相对的第二边缘。第一电路包括分别设置在第一阱和第二阱中的多个晶体管。
-
公开(公告)号：CN104282655A
公开(公告)日：2015-01-14
申请号：CN201410331005.2
申请日：2014-07-11
Applicant: 三星电子株式会社
CPC classification number: H01L29/785 , H01L23/5286 , H01L23/538 , H01L24/16 , H01L24/32 , H01L24/48 , H01L24/73 , H01L25/105 , H01L27/0207 , H01L27/0629 , H01L27/092 , H01L27/0924 , H01L27/1211 , H01L2224/16225 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2225/1023 , H01L2225/1058 , H01L2924/00014 , H01L2924/15331 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供了一种半导体器件以及一种制造半导体器件的方法。该半导体器件包括：第一源电极，其配置为将第一功率轨连接至第一杂质区，所述第一功率轨结合至第一电压源；第二源电极，其配置为将第二功率轨连接至第二杂质区，所述第二功率轨结合至第二电压源，第一电压源和第二电压源不同；栅电极，其位于第一杂质区和第二杂质区上；第一漏电极，其位于第一杂质区上；第二漏电极，其位于第二杂质区上；以及互连线，其连接至第一漏电极和第二漏电极，所述互连线形成至少一个闭环。
-
Patent Agency Ranking
公开(公告)号：CN103366041A
公开(公告)日：2013-10-23
申请号：CN201310108964.3
申请日：2013-03-29
Applicant: 三星电子株式会社
CPC classification number: G06F17/5081 , G06F17/5068
Abstract: 本发明公开了一种半导体集成电路及其设计方法。根据本发明思想的示例性实施例，设计半导体集成电路的方法包括：创建对多个半导体器件当中的至少一个半导体器件作出指示的标记层，所述至少一个半导体器件将在宽度、高度及其与相邻半导体器件的间隔的至少一个方面发生改变；以及将标记层应用到先前创建的布局，以便生成在宽度、高度和与相邻半导体器件的间隔的至少一个方面发生了改变的所述至少一个半导体器件的新的库。标记层可以是基于所述多个半导体器件当中的所述至少一个半导体器件的特性的改变。
-
公开(公告)号：CN108538829B
公开(公告)日：2023-06-16
申请号：CN201810177416.9
申请日：2018-03-02
IPC: H01L27/02 , H01L27/092 , H01L23/528 , H01L21/8238
Abstract: 提供了一种半导体装置及其制造方法，所述半导体装置包括包含PMOSFET区域和NMOSFET区域的基底。第一有源图案位于PMOSFET区域上。第二有源图案位于NMOSFET区域上。栅电极与第一有源图案和第二有源图案交叉并在第一方向上延伸。第一互连线设置在栅电极上并在第一方向上延伸。栅电极在与第一方向交叉的第二方向上以第一节距布置。第一互连线在第二方向上以第二节距布置。第二节距比第一节距小。
-
公开(公告)号：CN105701268B
公开(公告)日：2021-02-26
申请号：CN201510638791.5
申请日：2015-09-30
Applicant: 三星电子株式会社
IPC: G06F30/392 , G06F30/3953
Abstract: 公开了一种集成电路和一种设计集成电路的布局的方法。所述设计集成电路的布局的方法包括：在所述布局中放置第一单元；在所述布局中在第一边界处与第一单元相邻地放置第二单元，第一边界介于第一单元与第二单元之间；生成可由处理器运行的多个命令以形成基于布局的半导体设备。第一单元包括第一图案和第二图案。第一图案和第二图案与第一边界相邻，第一图案和第二图案具有不同的颜色，第一图案和第一边界之间的第一边界空间不同于第二图案与第一边界之间的第二边界空间。
-
公开(公告)号：CN103366041B
公开(公告)日：2018-09-11
申请号：CN201310108964.3
申请日：2013-03-29
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体集成电路及其设计方法。根据本发明思想的示例性实施例，设计半导体集成电路的方法包括：创建对多个半导体器件当中的至少一个半导体器件作出指示的标记层，所述至少一个半导体器件将在宽度、高度及其与相邻半导体器件的间隔的至少一个方面发生改变；以及将标记层应用到先前创建的布局，以便生成在宽度、高度和与相邻半导体器件的间隔的至少一个方面发生了改变的所述至少一个半导体器件的新的库。标记层可以是基于所述多个半导体器件当中的所述至少一个半导体器件的特性的改变。
-
公开(公告)号：CN106057794A
公开(公告)日：2016-10-26
申请号：CN201610204802.3
申请日：2016-04-05
Applicant: 三星电子株式会社
CPC classification number: H01L27/0207 , H01L21/82 , H01L27/0203
Abstract: 提供了一种制造半导体装置的方法。所述方法包括设置用于形成第一单元和第二单元的前导电线。第一单元和第二单元在第一方向上彼此相邻。第一单元的第一导电线沿与第一方向垂直的第二方向延伸并且与第一单元和第二单元之间的边界相邻。第二单元的第二导电线和第三导电线沿第一方向延伸并且与边界相邻。第二导电线和第三导电线分别设置在沿第一方向延伸的多条轨道之中的两条不相邻的轨道上。第一导电线与所述两条不相邻的轨道中的一条轨道以及设置在所述两条不相邻的轨道之间的一条轨道相交。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.032 seconds)
