公开(公告)号：CN117894803A

公开(公告)日：2024-04-16

申请号：CN202311312852.X

申请日：2023-10-11

Applicant: 三星电子株式会社

Inventor： 朴永禄 ,  唐昊莹 ,  金兑衡 ,  韩相信

IPC: H01L27/088 ,  H01L27/02

Abstract: 公开了集成电路。所述集成电路可包括：位单元阵列，包括多个位单元；以及外围区域，包括外围电路。外围区域可包括：多个器件，在基底上方；至少一个图案，被配置为将第一电压提供到所述多个器件中的至少一个；至少一条电力线，在基底下方延伸；以及至少一个第一过孔，在外围区域中在垂直方向上穿过基底，并且将所述至少一个图案电连接到所述至少一条电力线。

公开(公告)号：CN118675573A

公开(公告)日：2024-09-20

申请号：CN202410191657.4

申请日：2024-02-21

Applicant: 三星电子株式会社

Inventor： 朴永禄 ,  唐昊莹 ,  金兑衡

IPC: G11C8/08 ,  G11C8/14 ,  G11C7/12 ,  G11C7/18 ,  G11C7/10 ,  G11C5/02

Abstract: 公开了集成电路。所述集成电路包括：基底；位单元阵列，包括在基底上的位单元；正面布线层，相对于基底的正面沿垂直方向位于基底上方，正面布线层包括连接到位单元的局部字线；行解码器，被配置为提供用于驱动位单元阵列的字线信号；背面布线层，在基底的背面上，背面布线层包括被配置为从行解码器接收所述字线信号的背面布线线路；以及字线再缓冲器，被配置为将从背面布线线路接收到的所述字线信号提供给局部字线。