-
公开(公告)号：CN104282655A
公开(公告)日：2015-01-14
申请号：CN201410331005.2
申请日：2014-07-11
Applicant: 三星电子株式会社
CPC classification number: H01L29/785 , H01L23/5286 , H01L23/538 , H01L24/16 , H01L24/32 , H01L24/48 , H01L24/73 , H01L25/105 , H01L27/0207 , H01L27/0629 , H01L27/092 , H01L27/0924 , H01L27/1211 , H01L2224/16225 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2225/1023 , H01L2225/1058 , H01L2924/00014 , H01L2924/15331 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供了一种半导体器件以及一种制造半导体器件的方法。该半导体器件包括：第一源电极，其配置为将第一功率轨连接至第一杂质区，所述第一功率轨结合至第一电压源；第二源电极，其配置为将第二功率轨连接至第二杂质区，所述第二功率轨结合至第二电压源，第一电压源和第二电压源不同；栅电极，其位于第一杂质区和第二杂质区上；第一漏电极，其位于第一杂质区上；第二漏电极，其位于第二杂质区上；以及互连线，其连接至第一漏电极和第二漏电极，所述互连线形成至少一个闭环。
-
公开(公告)号：CN117423698A
公开(公告)日：2024-01-19
申请号：CN202311388943.1
申请日：2018-04-10
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L23/528 , H01L27/02
Abstract: 本发明提供一种集成电路，其包含：多个导电线，其在与栅极线分离的平面上在第一水平方向上延伸，且包含第一导电线和第二导电线；源极/漏极接触件，其具有连接到源极/漏极区域的底部表面，且包含在竖直方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件；以及栅极接触件，其具有连接到栅极线的底部表面且在竖直方向上延伸，其中上部源极/漏极接触件放置在第一导电线下方，且栅极接触件放置在第二导电线下方。下部源极/漏极接触件的顶部表面可以大于上部源极/漏极接触件的底部表面。
-
公开(公告)号：CN115547385A
公开(公告)日：2022-12-30
申请号：CN202210718866.0
申请日：2022-06-23
Applicant: 三星电子株式会社
IPC: G11C11/408 , G11C11/4097
Abstract: 本公开提供了集成电路及其设计方法。一种集成电路包括：双端口静态随机存取存储器(SRAM)单元，包括多个晶体管；位线对，连接到双端口SRAM单元，该位线对包括在第一方向上彼此间隔开并在垂直于第一方向的第二方向上延伸的第一位线和第二位线；电源线组，包括多条电源线，所述多条电源线在第一方向上彼此间隔开、在第一方向上与位线对间隔开并在第二方向上延伸，该电源线组配置为将电压施加到双端口SRAM单元；以及第一字线，提供在第一位线和第二位线之间并且连接到双端口SRAM单元。
-
公开(公告)号：CN117894803A
公开(公告)日：2024-04-16
申请号：CN202311312852.X
申请日：2023-10-11
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/02
Abstract: 公开了集成电路。所述集成电路可包括：位单元阵列，包括多个位单元；以及外围区域，包括外围电路。外围区域可包括：多个器件，在基底上方；至少一个图案，被配置为将第一电压提供到所述多个器件中的至少一个；至少一条电力线，在基底下方延伸；以及至少一个第一过孔，在外围区域中在垂直方向上穿过基底，并且将所述至少一个图案电连接到所述至少一条电力线。
-
公开(公告)号：CN108695319B
公开(公告)日：2023-11-14
申请号：CN201810315561.9
申请日：2018-04-10
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L23/528 , H01L27/02
Abstract: 本发明提供一种集成电路，其包含：多个导电线，其在与栅极线分离的平面上在第一水平方向上延伸，且包含第一导电线和第二导电线；源极/漏极接触件，其具有连接到源极/漏极区域的底部表面，且包含在竖直方向上彼此连接的下部源极/漏极接触件和上部源极/漏极接触件；以及栅极接触件，其具有连接到栅极线的底部表面且在竖直方向上延伸，其中上部源极/漏极接触件放置在第一导电线下方，且栅极接触件放置在第二导电线下方。下部源极/漏极接触件的顶部表面可以大于上部源极/漏极接触件的底部表面。
-
Patent Agency Ranking
公开(公告)号：CN108694975B
公开(公告)日：2023-08-08
申请号：CN201810311688.3
申请日：2018-04-09
Applicant: 三星电子株式会社
IPC: G11C11/419 , G11C11/412
Abstract: 一种存储器件包括：第一写入辅助电路，向与第一位线对连接的第一存储单元提供单元电压或写入辅助电压；第一写入驱动器，通过所述第一位线对向所述第一存储单元提供写入数据；第二写入辅助电路，向与第二位线对连接的第二存储单元提供所述单元电压或所述写入辅助电压；以及第二写入驱动器，通过所述第二位线对向所述第二存储单元提供写入数据。所述第一写入辅助电路和所述第二写入辅助电路中的一个响应于列选择信号来提供所述写入辅助电压，并且所述第一写入辅助电路和所述第二写入辅助电路中的另一个响应于所述列选择信号来提供所述单元电压，其中，所述列选择信号用于从所述第一写入驱动器和所述第二写入驱动器当中选择一个提供写入数据的写入驱动器。
-
公开(公告)号：CN114446966A
公开(公告)日：2022-05-06
申请号：CN202111305357.7
申请日：2021-11-05
Applicant: 三星电子株式会社
IPC: H01L27/11 , H01L23/528
Abstract: 一种集成电路，包括：包括多个位单元的存储单元块；以及输入/输出(I/O)块，包括连接到位单元的多个全环绕栅极(GAA)晶体管，其中I/O块包括在第一方向上彼此分离设置的多个有源区，所述多个有源区的每个在垂直于第一方向的第二方向上延伸，并且其中形成有GAA晶体管；多个电源轨，在第一方向上彼此分离设置，并配置为向GAA晶体管供电；以及多条信号线，设置在电源轨之间，并配置为向GAA晶体管提供信号，位单元当中的第一数量的位单元连接到形成在有源区当中的第二数量的有源区中的GAA晶体管，并且第二数量大于第一数量的两倍。
-
公开(公告)号：CN108694975A
公开(公告)日：2018-10-23
申请号：CN201810311688.3
申请日：2018-04-09
Applicant: 三星电子株式会社
IPC: G11C11/419 , G11C11/412
CPC classification number: G11C7/1096 , G11C5/14 , G11C5/148 , G11C7/1006 , G11C7/12 , G11C8/08 , G11C8/16 , G11C11/4096 , G11C11/412 , G11C11/419
Abstract: 一种存储器件包括：第一写入辅助电路，向与第一位线对连接的第一存储单元提供单元电压或写入辅助电压；第一写入驱动器，通过所述第一位线对向所述第一存储单元提供写入数据；第二写入辅助电路，向与第二位线对连接的第二存储单元提供所述单元电压或所述写入辅助电压；以及第二写入驱动器，通过所述第二位线对向所述第二存储单元提供写入数据。所述第一写入辅助电路和所述第二写入辅助电路中的一个响应于列选择信号来提供所述写入辅助电压，并且所述第一写入辅助电路和所述第二写入辅助电路中的另一个响应于所述列选择信号来提供所述单元电压，其中，所述列选择信号用于从所述第一写入驱动器和所述第二写入驱动器当中选择一个提供写入数据的写入驱动器。
-
公开(公告)号：CN104282655B
公开(公告)日：2018-05-29
申请号：CN201410331005.2
申请日：2014-07-11
Applicant: 三星电子株式会社
CPC classification number: H01L29/785 , H01L23/5286 , H01L23/538 , H01L24/16 , H01L24/32 , H01L24/48 , H01L24/73 , H01L25/105 , H01L27/0207 , H01L27/0629 , H01L27/092 , H01L27/0924 , H01L27/1211 , H01L2224/16225 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2225/1023 , H01L2225/1058 , H01L2924/00014 , H01L2924/15331 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本发明提供了一种半导体器件以及一种制造半导体器件的方法。该半导体器件包括：第一源电极，其配置为将第一功率轨连接至第一杂质区，所述第一功率轨结合至第一电压源；第二源电极，其配置为将第二功率轨连接至第二杂质区，所述第二功率轨结合至第二电压源，第一电压源和第二电压源不同；栅电极，其位于第一杂质区和第二杂质区上；第一漏电极，其位于第一杂质区上；第二漏电极，其位于第二杂质区上；以及互连线，其连接至第一漏电极和第二漏电极，所述互连线形成至少一个闭环。
-
公开(公告)号：CN108695272B
公开(公告)日：2024-04-09
申请号：CN201810306289.8
申请日：2018-04-08
Applicant: 三星电子株式会社
Abstract: 提供了一种在衬底上包括存储器单元晶体管的半导体装置。半导体装置包括：第一布线层，其位于存储器单元晶体管上，并且包括位线和第一导电图案；第二布线层，其位于第一布线层上，并且包括地线；第一过孔，其介于位线与存储器单元晶体管中的第一存储器单元晶体管的源极/漏极之间，并且将所述位线与源极/漏极电连接；以及第一扩展过孔，其介于地线与存储器单元晶体管中的第二存储器单元晶体管的源极/漏极之间。地线通过第一扩展过孔和第一导电图案电连接至第二存储器单元晶体管的源极/漏极。第一扩展过孔的宽度大于第一过孔的宽度。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.024 seconds)
