公开(公告)号：CN119997502A

公开(公告)日：2025-05-13

申请号：CN202411064249.9

申请日：2024-08-05

Applicant: 三星电子株式会社

Inventor： 金咏准 ,  崔佳银 ,  成祉勋 ,  车奎炫

IPC: H10B12/00

Abstract: 半导体存储器装置可以包括：衬底，其包括单元区、外围区以及单元区和外围区之间的边界区；多个栅电极，多个栅电极在单元区的衬底内沿第一方向延伸；多条位线，多条位线在单元区和边界区的衬底上沿与第一方向交叉的第二方向延伸；多个埋置接触件，多个埋置接触件在单元区的衬底上连接到单元区的衬底并且位于栅电极之间以及位于位线之间；伪埋置接触件，其在边界区的衬底上位于位线之间；以及位线接触件，其在边界区的衬底上连接到位线中的至少一条，其中，伪埋置接触件包括绝缘材料。

公开(公告)号：CN118139408A

公开(公告)日：2024-06-04

申请号：CN202311617570.0

申请日：2023-11-29

Applicant: 三星电子株式会社

Inventor： 金咏准 ,  金孝燮 ,  安濬爀

IPC: H10B12/00

Abstract: 提供了一种半导体装置。所述半导体装置包括：有源图案；栅极结构，在有源图案的上部中；位线结构，在有源图案上，位线结构包括第一金属；第一间隔件，在位线结构的侧壁上，第一间隔件包括比具有比第一金属的电离能小的电离能的第二金属的氧化物；第二间隔件，在第一间隔件的外侧壁上，第二间隔件包括第三金属的氧化物；第三间隔件，在第二间隔件的外侧壁的下部上，第三间隔件包括氮化物；第四间隔件，在第二间隔件的外侧壁的上部和第三间隔件上；第五间隔件和第六间隔件，从第四间隔件的外侧壁在水平方向上顺序地堆叠。