-
公开(公告)号：CN103631534A
公开(公告)日：2014-03-12
申请号：CN201310560162.6
申请日：2013-11-12
Applicant: 上海兆芯集成电路有限公司
CPC classification number: G06F13/28 , G06F2206/1014
Abstract: 本发明公开一种数据存储系统以及其管理方法。该管理方法适用于一数据存储装置，其中该数据存储装置经由一总线耦接至一主机装置，该管理方法包括：判定该数据存储装置需要使用该主机装置的一第一暂存存储器以存取该数据存储装置的一第二暂存存储器的数据；根据上述判定，经由该总线对该主机装置发送一装置总线主控(Device Bus Master，DBM)请求讯息以请求该总线上数据传输的一控制权；响应于该装置总线主控请求讯息，检测该总线以判断是否从该主机装置接收一第一装置总线主控允许讯息；以及如果收到该第一装置总线主控允许讯息，则对该主机装置的该第一暂存存储器进行存取。
-
公开(公告)号：CN104391817A
公开(公告)日：2015-03-04
申请号：CN201410747619.9
申请日：2014-12-03
Applicant: 上海兆芯集成电路有限公司
IPC: G06F13/42
CPC classification number: G06F13/4068 , G06F13/4291
Abstract: 本发明公开一种与外围设备同步的电子系统，包括具有一总线时钟信号发生器以及一数据寄存器的一主机、以及一相位移控制信号设定模块。总线时钟信号发生器是基于主机端时钟信号输出一总线时钟信号交由总线供应外围设备作外围设备输出数据的依据。基于该主机端时钟信号所读取的来自于外围设备的数据则是由该数据寄存器暂存。该总线时钟信号发生器依据主机端时钟信号与基于主机端时钟信号所读取的来自于外围设备的数据的不同步相位调整该总线时钟信号，使该数据寄存器所暂存的数据准确。该相位移控制信号设定模块是用于产生相位移控制信号供该总线时钟信号发生器调整该总线时钟信号。
-
Patent Agency Ranking
公开(公告)号：CN104375968B
公开(公告)日：2017-09-15
申请号：CN201410727086.8
申请日：2014-12-03
Applicant: 上海兆芯集成电路有限公司
CPC classification number: G06F1/12 , G06F13/4226 , G06F13/4291
Abstract: 本发明公开一种供应外围设备操作时钟信号的主机端外围接口电路，所述主机端外围接口电路包括：一总线时钟信号发生器、以及一数据寄存器。该总线时钟信号发生器是基于一主机端时钟信号输出一总线时钟信号交由一总线供应一外围设备作该外围设备输出数据的依据。基于该主机端时钟信号所读取的来自于该外围设备的数据则是由该数据寄存器暂存。该总线时钟信号发生器依据该主机端时钟信号与基于该主机端时钟信号所读取的来自于该外围设备的该数据的不同步相位调整该总线时钟信号，使该数据寄存器所暂存的数据准确。
-
公开(公告)号：CN104375968A
公开(公告)日：2015-02-25
申请号：CN201410727086.8
申请日：2014-12-03
Applicant: 上海兆芯集成电路有限公司
CPC classification number: G06F1/12 , G06F13/4226 , G06F13/4291 , G06F13/102
Abstract: 本发明公开一种供应外围设备操作时钟信号的主机端外围接口电路，所述主机端外围接口电路包括：一总线时钟信号发生器、以及一数据寄存器。该总线时钟信号发生器是基于一主机端时钟信号输出一总线时钟信号交由一总线供应一外围设备作该外围设备输出数据的依据。基于该主机端时钟信号所读取的来自于该外围设备的数据则是由该数据寄存器暂存。该总线时钟信号发生器依据该主机端时钟信号与基于该主机端时钟信号所读取的来自于该外围设备的该数据的不同步相位调整该总线时钟信号，使该数据寄存器所暂存的数据准确。
-
公开(公告)号：CN104636081B
公开(公告)日：2017-11-14
申请号：CN201410719826.3
申请日：2013-11-12
Applicant: 上海兆芯集成电路有限公司
Abstract: 本发明公开一种数据存储系统以及其管理方法。该管理方法适用于一数据存储装置，其中该数据存储装置经由一总线耦接至一主机装置，该主机装置经由该总线对该数据存储装置的一快闪存储器的数据进行存取，该管理方法包括：经由该总线对该主机装置发送一装置总线主控(Device Bus Master，DBM)请求讯息以请求该总线上数据传输的一控制权；响应于该装置总线主控请求讯息，检测该总线以判断是否从该主机装置接收一第一装置总线主控允许讯息；以及如果收到该第一装置总线主控允许讯息，则对该主机装置的一第一暂存存储器进行存取，以存取属于该数据存储装置的一第二暂存存储器的数据。
-
公开(公告)号：CN104391817B
公开(公告)日：2017-07-28
申请号：CN201410747619.9
申请日：2014-12-03
Applicant: 上海兆芯集成电路有限公司
IPC: G06F13/42
Abstract: 本发明公开一种与外围设备同步的电子系统，包括具有一总线时钟信号发生器以及一数据寄存器的一主机、以及一相位移控制信号设定模块。总线时钟信号发生器是基于主机端时钟信号输出一总线时钟信号交由总线供应外围设备作外围设备输出数据的依据。基于该主机端时钟信号所读取的来自于外围设备的数据则是由该数据寄存器暂存。该总线时钟信号发生器依据主机端时钟信号与基于主机端时钟信号所读取的来自于外围设备的数据的不同步相位调整该总线时钟信号，使该数据寄存器所暂存的数据准确。该相位移控制信号设定模块是用于产生相位移控制信号供该总线时钟信号发生器调整该总线时钟信号。
-
公开(公告)号：CN104636081A
公开(公告)日：2015-05-20
申请号：CN201410719826.3
申请日：2013-11-12
Applicant: 上海兆芯集成电路有限公司
Abstract: 本发明公开一种数据存储系统以及其管理方法。该管理方法适用于一数据存储装置，其中该数据存储装置经由一总线耦接至一主机装置，该主机装置经由该总线对该数据存储装置的一快闪存储器的数据进行存取，该管理方法包括：经由该总线对该主机装置发送一装置总线主控(Device Bus Master，DBM)请求讯息以请求该总线上数据传输的一控制权；响应于该装置总线主控请求讯息，检测该总线以判断是否从该主机装置接收一第一装置总线主控允许讯息；以及如果收到该第一装置总线主控允许讯息，则对该主机装置的一第一暂存存储器进行存取，以存取属于该数据存储装置的一第二暂存存储器的数据。
-
-
-
-
-
-
Search Results
7
records
(took 0.031 seconds)
