公开(公告)号：CN117352031A

公开(公告)日：2024-01-05

申请号：CN202311379421.5

申请日：2023-10-23

Applicant: 中国科学院宁波材料技术与工程研究所

Inventor： 戴明志 ,  张笑阳 ,  吴嘉锋 ,  薛志彪 ,  许智亮 ,  吕明明 ,  徐吉

IPC: G11C11/412 ,  G11C11/418 ,  G11C11/419 ,  G11C5/06 ,  G11C5/10 ,  H10B12/00 ,  H10B10/00

Abstract: 本发明公开了一种随机存取存储器电路、存储器、存储阵列及数据操作方法，涉及电子技术领域，包括：第一晶体管和第二晶体管均包括源极、漏极、栅极和沟道电极；每个晶体管的沟道电极与栅极露出的沟道区电接触；第一晶体管的栅极与第二晶体管的沟道电极连接，第二晶体管的栅极与第一晶体管的沟道电极连接，每个晶体管可实现传统两个晶体管构成的非门，且第一晶体管和第二晶体管构成互耦反相器；还包括读写单元，其中包括控制开关和位线组，控制开关与存储单元和位线组连接。本发明用四个晶体管即能够具备存储器的存储读写功能，电路面积和体积大大减小，电路集成度更高，可实现高效的存储功能、同时具备多态存储的特性，调控扩展为多维度。

公开(公告)号：CN117729780A

公开(公告)日：2024-03-19

申请号：CN202311382000.8

申请日：2023-10-23

Applicant: 中国科学院宁波材料技术与工程研究所

Inventor： 戴明志 ,  薛志彪 ,  许智亮 ,  吴嘉锋 ,  徐吉 ,  吕明明 ,  张笑阳

IPC: H10B80/00 ,  G11C5/06 ,  G11C5/10 ,  G06F15/78 ,  G06F17/15 ,  G06F7/544

Abstract: 本发明公开一种存储结构、存储器、差分放大电路、芯片及电子设备，涉及电子电路领域。存储结构包括：第一晶体管设有第一源极、第一漏极、第一栅极以及第一沟道电极，并形成有第一结电容；第二晶体管设有第二源极、第二漏极、第二栅极以及第二沟道电极，并形成有第二结电容；第一漏极与第一位线连接；第二漏极与第二位线连接；第一源极和第二源极共同连接输出端、接地端或非地端；第一栅极和第二栅极可共线连接或分别与字线连接；第一沟道电极和第二沟道电极可共字线连接或分别用字线连接，第一晶体管和第二晶体管的输出电流可以不同。本发明通过调控输出电流的不同，实现差分存储，可以抵消共模噪声抗干扰，扩大窗口尺寸，可实现存算一体。