公开(公告)号：CN101777939A

公开(公告)日：2010-07-14

申请号：CN201010101289.8

申请日：2010-01-27

Applicant: 哈尔滨工程大学

Inventor： 乔钢 ,  孙宗鑫 ,  周峰 ,  马雪飞 ,  蒋超华 ,  曹倩 ,  唐伟杰

IPC: H04B7/01 ,  H04B13/02 ,  H04L27/26

Abstract: 本发明提供的是一种实时水声通信中基于DDS的多普勒补偿装置。通信处理板前端模数转换电路，通过一组数据总线以并行接口方式和现场可编程逻辑器件FPGA的通用I/O口相连；信号处理芯片DSP为处理内核芯片它通过片内外设EMIFA接口的数据总线和FPGA相连，EMIFA接口的片选、读写控制线、部分地址线都和FPGA的通用I/O相连；含有用于互连网络的通过DSP的10/100Mb/s以太网控制外设实现的网络接口电路；频率合成模块通过DDS的一组数据总线以及读写控制线和FPGA的通用I/O口相连。本发明技术能较好的实现实时水声通信中高精度、实时的补偿多普勒频偏，具有输出频率精度高、实时多普勒补偿、适用性强、高速稳定且应用灵活的特点。

公开(公告)号：CN101404545A

公开(公告)日：2009-04-08

申请号：CN200810137409.2

申请日：2008-10-29

Applicant: 哈尔滨工程大学

Inventor： 乔钢 ,  蒋超华 ,  孙宗鑫 ,  徐小卡 ,  周峰 ,  马雪飞

IPC: H04B13/02

Abstract: 本发明提供的是一种水声通信处理平台。它包括FPGA，处理板前端模数转换电路和FPGA的通用I/O口相连，处理板前端D/A数模转换芯片和FPGA的通用I/O口连接，DSP通过片内外设EMIFA接口的数据总线和FPGA相连，EMIFA接口的片选、读写控制线、部分地址线都和FPGA的通用I/O相连，128M的两片DDR2外部动态存储器通过数据总线和DSP片上DDR2专用控制接口相连，网络传输模块的数据总线以及地址线和DSP的EMIFA接口互联，片选、读写控制信号和FPGA的通用I/O管脚相连，DSP通过FPGA控制网络的传输，串行通信电路和DSP的MCBSP接口互联。本发明大大提高了通信能力，体积小，应用灵活多变，可以在水下目标探测和导航，水下语音通信，超高速实时水声通信等方面发挥作用。

公开(公告)号：CN101777939B

公开(公告)日：2012-12-19

申请号：CN201010101289.8

申请日：2010-01-27

Applicant: 哈尔滨工程大学

Inventor： 乔钢 ,  孙宗鑫 ,  周峰 ,  马雪飞 ,  蒋超华 ,  曹倩 ,  唐伟杰

IPC: H04L27/26 ,  H04B7/01 ,  H04B13/02

Abstract: 本发明提供的是一种实时水声通信中基于DDS的多普勒补偿装置。通信处理板前端模数转换电路，通过一组数据总线以并行接口方式和现场可编程逻辑器件FPGA的通用I/O口相连；信号处理芯片DSP为处理内核芯片它通过片内外设EMIFA接口的数据总线和FPGA相连，EMIFA接口的片选、读写控制线、部分地址线都和FPGA的通用I/O相连；含有用于互连网络的通过DSP的10/100Mb/s以太网控制外设实现的网络接口电路；频率合成模块通过DDS的一组数据总线以及读写控制线和FPGA的通用I/O口相连。本发明技术能较好的实现实时水声通信中高精度、实时的补偿多普勒频偏，具有输出频率精度高、实时多普勒补偿、适用性强、高速稳定且应用灵活的特点。