公开(公告)号：CN113867836B

公开(公告)日：2024-06-11

申请号：CN202111123915.8

申请日：2021-09-24

Applicant: 哈尔滨工程大学

Inventor： 窦峥 ,  陈博泽 ,  林云 ,  齐琳

IPC: G06F9/445 ,  G06F13/40 ,  G06F13/42

Abstract: 本申请涉及嵌入式系统应用技术领域，公开一种用于FPGA的装置，包括：上位机；Zynq芯片，被配置为与所述上位机之间建立基于PCIe总线协议的第一程序加载通道；FPGA芯片，被配置为与所述Zynq芯片之间建立基于PCIe总线协议的第二程序加载通道；所述上位机通过所述第一程序加载通道将待加载程序文件发送至所述Zynq芯片，所述Zynq芯片通过所述第二程序加载通道将所述待加载程序文件发送至所述FPGA芯片，以使所述FPGA芯片对所述待加载程序文件进行加载。本申请能够提升FPGA芯片对程序文件加载速率和数据传输连续性，并提高平台的一体化和集成化程度。本申请还公开一种用于FPGA程序动态加载以及数据传输的方法。

公开(公告)号：CN113867836A

公开(公告)日：2021-12-31

申请号：CN202111123915.8

申请日：2021-09-24

Applicant: 哈尔滨工程大学

Inventor： 窦峥 ,  陈博泽 ,  林云 ,  齐琳

IPC: G06F9/445 ,  G06F13/40 ,  G06F13/42

Abstract: 本申请涉及嵌入式系统应用技术领域，公开一种用于FPGA的装置，包括：上位机；Zynq芯片，被配置为与所述上位机之间建立基于PCIe总线协议的第一程序加载通道；FPGA芯片，被配置为与所述Zynq芯片之间建立基于PCIe总线协议的第二程序加载通道；所述上位机通过所述第一程序加载通道将待加载程序文件发送至所述Zynq芯片，所述Zynq芯片通过所述第二程序加载通道将所述待加载程序文件发送至所述FPGA芯片，以使所述FPGA芯片对所述待加载程序文件进行加载。本申请能够提升FPGA芯片对程序文件加载速率和数据传输连续性，并提高平台的一体化和集成化程度。本申请还公开一种用于FPGA程序动态加载以及数据传输的方法。

公开(公告)号：CN113890782B

公开(公告)日：2023-06-06

申请号：CN202111123917.7

申请日：2021-09-24

Applicant: 哈尔滨工程大学

Inventor： 窦峥 ,  杨雷 ,  李志刚 ,  林云 ,  齐琳 ,  陈博泽 ,  王毓祥

IPC: H04L12/40

Abstract: 本申请涉及无线通信技术领域，公开一种软件无线电平台，其特征在于，包括：上位机模块；加载控制模块，被配置为通过高速总线协议与所述上位机模块之间建立第一类传输通道和第二类传输通道；基带与数据处理模块，被配置为通过高速总线协议与所述加载控制模块之间建立第一类传输通道和第二类传输通道，并通过高速总线协议与所述上位机模块之间建立第一类传输通道和第二类传输通道；射频模块，被配置为通过高速总线协议与所述基带与数据处理模块之间建立第一类传输通道，并通过高速总线协议与所述上位机模块之间建立第二类传输通道。本申请还公开一种应用任务程序加载的方法及装置。

公开(公告)号：CN113890782A

公开(公告)日：2022-01-04

申请号：CN202111123917.7

申请日：2021-09-24

Applicant: 哈尔滨工程大学

Inventor： 窦峥 ,  杨雷 ,  李志刚 ,  林云 ,  齐琳 ,  陈博泽 ,  王毓祥

IPC: H04L12/40

Abstract: 本申请涉及无线通信技术领域，公开一种软件无线电平台，其特征在于，包括：上位机模块；加载控制模块，被配置为通过高速总线协议与所述上位机模块之间建立第一类传输通道和第二类传输通道；基带与数据处理模块，被配置为通过高速总线协议与所述加载控制模块之间建立第一类传输通道和第二类传输通道，并通过高速总线协议与所述上位机模块之间建立第一类传输通道和第二类传输通道；射频模块，被配置为通过高速总线协议与所述基带与数据处理模块之间建立第一类传输通道，并通过高速总线协议与所述上位机模块之间建立第二类传输通道。本申请还公开一种应用任务程序加载的方法及装置。