图像处理设备、图像形成设备和图像处理方法

    公开(公告)号:CN100574361C

    公开(公告)日:2009-12-23

    申请号:CN200710095830.7

    申请日:2007-04-05

    Abstract: 存储压缩数据的存储区被划分成多个数据长度为Ls的划分区域。每个划分区域被划分成两个区域,即,数据长度为Ld的第一区域和数据长度为La的第二区域。多个第一区域从高位地址开始到低位地址集合在一起,从而构成用于压缩的图像数据的存储区。多个第二区域从高位地址到低位地址集合在一起,从而构成用于压缩的属性数据的存储区。从用于压缩的图像数据的存储区的高位地址开始到低位地址按顺序写入压缩的图像数据。从用于压缩的属性数据的存储区的高位地址开始到低位地址按顺序写入压缩的属性数据。

    图像处理装置和图像形成装置

    公开(公告)号:CN100533291C

    公开(公告)日:2009-08-26

    申请号:CN200610172724.X

    申请日:2006-12-26

    CPC classification number: G06K15/00 G03G15/50

    Abstract: 本发明涉及一种图像处理装置,包括:CPU(401),设置其激活条件以根据所设置的激活条件控制对图像数据的处理速度;FPGA(403)用作激活模式设置电路,用于将存储在PROM(402)中的激活数据加载到电路设置存储器(404)中,并在激活CPU(401)时设置激活模式。FPGA(403)向CPU(401)输出激活模式设置信号,并且CPU被以所设置的激活模式激活。CPU(401)在被激活后,遵循预定的处理步骤,并执行控制操作,将存储在存储部分(410)中的电路设置数据加载到电路设置存储器(404)中。因此,FPGA(403)构造为具有期望的功能的电路,在激活CPU时还构造为激活模式设置电路。

    图像处理装置和图像形成装置

    公开(公告)号:CN1991611A

    公开(公告)日:2007-07-04

    申请号:CN200610172724.X

    申请日:2006-12-26

    CPC classification number: G06K15/00 G03G15/50

    Abstract: 本发明涉及一种图像处理装置,包括:CPU(401),设置其激活条件以根据所设置的激活条件控制对图像数据的处理速度;FPGA(403)用作激活模式设置电路,用于将存储在PROM(402)中的激活数据加载到电路设置存储器(404)中,并在激活CPU(401)时设置激活模式。FPGA(403)向CPU(401)输出激活模式设置信号,并且CPU被以所设置的激活模式激活。CPU(401)在被激活后,遵循预定的处理步骤,并执行控制操作,将存储在存储部分(410)中的电路设置数据加载到电路设置存储器(404)中。因此,FPGA(403)构造为具有期望的功能的电路,在激活CPU时还构造为激活模式设置电路。

    图像处理设备、图像形成设备和图像处理方法

    公开(公告)号:CN101052092A

    公开(公告)日:2007-10-10

    申请号:CN200710095830.7

    申请日:2007-04-05

    Abstract: 存储压缩数据的存储区被划分成多个数据长度为Ls的划分区域。每个划分区域被划分成两个区域,即,数据长度为Ld的第一区域和数据长度为La的第二区域。多个第一区域从高位地址开始到低位地址集合在一起,从而构成用于压缩的图像数据的存储区。多个第二区域从高位地址到低位地址集合在一起,从而构成用于压缩的属性数据的存储区。从用于压缩的图像数据的存储区的高位地址开始到低位地址按顺序写入压缩的图像数据。从用于压缩的属性数据的存储区的高位地址开始到低位地址按顺序写入压缩的属性数据。

Patent Agency Ranking