-
公开(公告)号：CN110855847A
公开(公告)日：2020-02-28
申请号：CN201910657452.X
申请日：2019-07-19
Applicant: 夏普株式会社
IPC: H04N1/00
Abstract: 提供一种数据通信装置，针对数据通信装置，在对电子邮件附加图像并进行发送时，能够可靠地发送附加有图像的电子邮件的数据通信装置等。一种数据通信装置(10)，用于在进行电子邮件通信，其特征在于，具备：电子邮件发送部(130)，其将图像附加于电子邮件进行发送；图像数据检测部(140)，其检测被输入的图像的数据量；图像数据量判断部(150)，其判断附加于电子邮件的图像的数据量是否超过预先设定的数据量；通信控制部(160)，其在上述图像的数据量未超过预先设定的数据量的情况下，能够发送电子邮件；以及数据量控制部(170)，其在上述图像的数据量超过预先设定的数据量的情况下，进行减少图像的数据量的数据量缩小处理(171)。
-
公开(公告)号：CN1991611A
公开(公告)日：2007-07-04
申请号：CN200610172724.X
申请日：2006-12-26
Applicant: 夏普株式会社
IPC: G03G15/00
Abstract: 本发明涉及一种图像处理装置，包括：CPU(401)，设置其激活条件以根据所设置的激活条件控制对图像数据的处理速度；FPGA(403)用作激活模式设置电路，用于将存储在PROM(402)中的激活数据加载到电路设置存储器(404)中，并在激活CPU(401)时设置激活模式。FPGA(403)向CPU(401)输出激活模式设置信号，并且CPU被以所设置的激活模式激活。CPU(401)在被激活后，遵循预定的处理步骤，并执行控制操作，将存储在存储部分(410)中的电路设置数据加载到电路设置存储器(404)中。因此，FPGA(403)构造为具有期望的功能的电路，在激活CPU时还构造为激活模式设置电路。
-
Patent Agency Ranking
公开(公告)号：CN1983048A
公开(公告)日：2007-06-20
申请号：CN200610064793.9
申请日：2006-12-12
Applicant: 夏普株式会社
CPC classification number: H04N1/32561 , H04N1/00538 , H04N1/00928 , H04N1/0097 , H04N2201/0091
Abstract: 一种图像形成装置，包括：具有用于根据图像数据产生图像形成数据并输出产生的图像形成数据的输出装置的图像处理器；和用于根据由该图像处理器产生的图像形成数据形成图像的图像形成单元，其中，该图像形成单元包括：存储关于图像形成速度的信息的存储装置；和用于输出该存储的信息的装置，并且，该图像处理器包括：获得存储在该存储装置中的信息的获得装置；以及根据由该获得装置获得的信息调整图像形成数据的输出速度的调整装置。
-
公开(公告)号：CN100501583C
公开(公告)日：2009-06-17
申请号：CN200610064793.9
申请日：2006-12-12
Applicant: 夏普株式会社
CPC classification number: H04N1/32561 , H04N1/00538 , H04N1/00928 , H04N1/0097 , H04N2201/0091
Abstract: 一种图像形成装置，包括：具有用于根据图像数据产生图像形成数据并输出产生的图像形成数据的输出装置的图像处理器；和用于根据由该图像处理器产生的图像形成数据形成图像的图像形成单元，其中，该图像形成单元包括：存储关于图像形成速度的信息的存储装置；和用于输出该存储的信息的装置，并且，该图像处理器包括：获得存储在该存储装置中的信息的获得装置；以及根据由该获得装置获得的信息调整图像形成数据的输出速度的调整装置。
-
公开(公告)号：CN101052092A
公开(公告)日：2007-10-10
申请号：CN200710095830.7
申请日：2007-04-05
Applicant: 夏普株式会社
Abstract: 存储压缩数据的存储区被划分成多个数据长度为Ls的划分区域。每个划分区域被划分成两个区域，即，数据长度为Ld的第一区域和数据长度为La的第二区域。多个第一区域从高位地址开始到低位地址集合在一起，从而构成用于压缩的图像数据的存储区。多个第二区域从高位地址到低位地址集合在一起，从而构成用于压缩的属性数据的存储区。从用于压缩的图像数据的存储区的高位地址开始到低位地址按顺序写入压缩的图像数据。从用于压缩的属性数据的存储区的高位地址开始到低位地址按顺序写入压缩的属性数据。
-
公开(公告)号：CN100574361C
公开(公告)日：2009-12-23
申请号：CN200710095830.7
申请日：2007-04-05
Applicant: 夏普株式会社
Abstract: 存储压缩数据的存储区被划分成多个数据长度为Ls的划分区域。每个划分区域被划分成两个区域，即，数据长度为Ld的第一区域和数据长度为La的第二区域。多个第一区域从高位地址开始到低位地址集合在一起，从而构成用于压缩的图像数据的存储区。多个第二区域从高位地址到低位地址集合在一起，从而构成用于压缩的属性数据的存储区。从用于压缩的图像数据的存储区的高位地址开始到低位地址按顺序写入压缩的图像数据。从用于压缩的属性数据的存储区的高位地址开始到低位地址按顺序写入压缩的属性数据。
-
公开(公告)号：CN100533291C
公开(公告)日：2009-08-26
申请号：CN200610172724.X
申请日：2006-12-26
Applicant: 夏普株式会社
IPC: G03G15/00
Abstract: 本发明涉及一种图像处理装置，包括：CPU(401)，设置其激活条件以根据所设置的激活条件控制对图像数据的处理速度；FPGA(403)用作激活模式设置电路，用于将存储在PROM(402)中的激活数据加载到电路设置存储器(404)中，并在激活CPU(401)时设置激活模式。FPGA(403)向CPU(401)输出激活模式设置信号，并且CPU被以所设置的激活模式激活。CPU(401)在被激活后，遵循预定的处理步骤，并执行控制操作，将存储在存储部分(410)中的电路设置数据加载到电路设置存储器(404)中。因此，FPGA(403)构造为具有期望的功能的电路，在激活CPU时还构造为激活模式设置电路。
-
-
-
-
-
-
Search Results
7
records
(took 0.043 seconds)
