-
公开(公告)号：CN107683566A
公开(公告)日：2018-02-09
申请号：CN201680035555.7
申请日：2016-07-01
Applicant: 日本电信电话株式会社
Abstract: 一种应用于TIA的放大器，抑制由电流源产生的噪声。构成跨阻放大器的放大器，其特征在于，在连接于放大级的输入端子的电流源与电源电压线之间插入有电感器元件。所述电流源包含：第一晶体管，基极端子与电流控制用偏压连接、且集电极端子与所述输入端子连接，所述电感器元件插入于所述第一晶体管的发射极端子与所述电源电压线之间。
-
公开(公告)号：CN109075756B
公开(公告)日：2022-06-07
申请号：CN201780021298.6
申请日：2017-03-15
Applicant: 日本电信电话株式会社
Abstract: 差分放大器(1‑1)的正侧电源端子(1‑1a)连接到正侧电源线(L1)。差分放大器(1‑2)的负侧电源端子(1‑2b)连接到负侧电源线(L2)。差分放大器(1‑1)的负侧电源端子(1‑1b)和差分放大器(1‑2)的正侧电源端子(1‑2a)相互连接。末级放大器(2)连接在正侧电源线(L1)与负侧电源线(L2)之间。
-
公开(公告)号：CN107683566B
公开(公告)日：2021-08-20
申请号：CN201680035555.7
申请日：2016-07-01
Applicant: 日本电信电话株式会社
Abstract: 一种应用于TIA的放大器，抑制由电流源产生的噪声。构成跨阻放大器的放大器，其特征在于，在连接于放大级的输入端子的电流源与电源电压线之间插入有电感器元件。所述电流源包含：第一晶体管，基极端子与电流控制用偏压连接、且集电极端子与所述输入端子连接，所述电感器元件插入于所述第一晶体管的发射极端子与所述电源电压线之间。
-
公开(公告)号：CN110402542B
公开(公告)日：2023-03-28
申请号：CN201880014661.6
申请日：2018-04-19
Applicant: 日本电信电话株式会社
Inventor： 萨拉赫尔丁·艾哈迈德·埃泽尔丁·易卜拉欣·穆罕默德 , 坂卷阳平 , 中野慎介 , 鹿间光太 , 河尻祐子
IPC: H03M7/00 , G11C11/408 , H03M9/00
Abstract: 本发明提供基于包括多个比特信号的输入字的比特组合来生成从空间上不同的输出端口输出的输出信号的信号处理电路、使用该电路的分布式存储器、ROM及DAC。识别电路(100)具备供比特信号输入的串行端口，对N比特的输入字进行识别，具备与2N种比特组合唯一对应的2N个输出端口。识别电路(100)的输出端口与电路(200)的2N个输入端口连接。在未输入信号的状态下，所有的输出始终为低电平状态，当比特信号被输入至识别电路(100)的串行端口时，与比特组合对应的一个输出端口成为高电平状态。识别电路(100)实时工作，当被输入了N比特的字之后，对应的输出端口立刻成为高电平，在充分的持续时间期间保持高电平的状态。
-
公开(公告)号：CN109891690A
公开(公告)日：2019-06-14
申请号：CN201780064961.0
申请日：2017-10-16
Applicant: 日本电信电话株式会社
IPC: H01S5/042 , H03F1/22 , H03K19/0175 , H04B10/54
Abstract: 驱动器电路(11)包括多个级联连接的NMOS晶体管，调制信号(VGN1)被施加到所述NMOS晶体管中的位于最下级处的最下级晶体管(TN1)的栅极端子，对位于所述最下级晶体管的上级处的上级晶体管(TN2)的栅极端子施加上级偏置电位(VGN2)，所述上级偏置电位(VGN2)包括位于所述上级晶体管(TN2)的紧邻下级的晶体管(TN1)的最小栅极-源极电压(VGN1min)和最大漏极-源极电压(VDS1max)之和。
-
Patent Agency Ranking
公开(公告)号：CN110249523B
公开(公告)日：2023-04-14
申请号：CN201880009597.2
申请日：2018-05-15
Applicant: 日本电信电话株式会社 , NTT 电子股份有限公司
Abstract: 本发明实现一种使频带特性最优化、降低振荡的可能性、频带特性的偏差少的以TIA为代表的放大器。用于放大电信号的放大器包括：第一缓冲器，放大所述电信号；第一滤波器，连接于所述第一缓冲器的输出，包括由电感器和第一电容器构成的并联电路；以及第二缓冲器，连接于所述滤波器的输出。
-
公开(公告)号：CN111492591B
公开(公告)日：2022-05-17
申请号：CN201880081294.1
申请日：2018-12-13
Applicant: 日本电信电话株式会社
Abstract: 接收侧IC芯片(1a)包括：焊盘(15)，连接到芯片外部的、特性阻抗(Z0)为50Ω的传输线(2)；信号线(16)，一端连接到焊盘(15)；接收侧输入单元电路(10)，接收经由传输线(2)从发送侧IC芯片发送的信号(S)；终端电阻器(11)，具有50Ω的电阻并用于阻抗匹配，连接在预定电压与信号线(16)的另一端之间，并且终止传输线(2)；以及电容器(12)，插入在信号线(16)和终端电阻器(11)的连接点(A)与接收侧输入单元电路(10)的输入端子(In)之间。DC阻断电路包括电容器(12)。
-
公开(公告)号：CN110402542A
公开(公告)日：2019-11-01
申请号：CN201880014661.6
申请日：2018-04-19
Applicant: 日本电信电话株式会社
IPC: H03M7/00 , G11C11/408 , H03M9/00
Abstract: 本发明提供基于包括多个比特信号的输入字的比特组合来生成从空间上不同的输出端口输出的输出信号的信号处理电路、使用该电路的分布式存储器、ROM及DAC。识别电路(100)具备供比特信号输入的串行端口，对N比特的输入字进行识别，具备与2N种比特组合唯一对应的2N个输出端口。识别电路(100)的输出端口与电路(200)的2N个输入端口连接。在未输入信号的状态下，所有的输出始终为低电平状态，当比特信号被输入至识别电路(100)的串行端口时，与比特组合对应的一个输出端口成为高电平状态。识别电路(100)实时工作，当被输入了N比特的字之后，对应的输出端口立刻成为高电平，在充分的持续时间期间保持高电平的状态。
-
公开(公告)号：CN109891690B
公开(公告)日：2021-02-05
申请号：CN201780064961.0
申请日：2017-10-16
Applicant: 日本电信电话株式会社
IPC: H01S5/042 , H03F1/22 , H03K19/0175 , H04B10/54
Abstract: 驱动器电路(11)包括多个级联连接的NMOS晶体管，调制信号(VGN1)被施加到所述NMOS晶体管中的位于最下级处的最下级晶体管(TN1)的栅极端子，对位于所述最下级晶体管的上级处的上级晶体管(TN2)的栅极端子施加上级偏置电位(VGN2)，所述上级偏置电位(VGN2)包括位于所述上级晶体管(TN2)的紧邻下级的晶体管(TN1)的最小栅极‑源极电压(VGN1min)和最大漏极‑源极电压(VDS1max)之和。
-
公开(公告)号：CN111492591A
公开(公告)日：2020-08-04
申请号：CN201880081294.1
申请日：2018-12-13
Applicant: 日本电信电话株式会社
Abstract: 接收侧IC芯片(1a)包括：焊盘(15)，连接到芯片外部的、特性阻抗(Z0)为50Ω的传输线(2)；信号线(16)，一端连接到焊盘(15)；接收侧输入单元电路(10)，接收经由传输线(2)从发送侧IC芯片发送的信号(S)；终端电阻器(11)，具有50Ω的电阻并用于阻抗匹配，连接在预定电压与信号线(16)的另一端之间，并且终止传输线(2)；以及电容器(12)，插入在信号线(16)和终端电阻器(11)的连接点(A)与接收侧输入单元电路(10)的输入端子(In)之间。DC阻断电路包括电容器(12)。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.049 seconds)
