公开(公告)号：CN1284835A

公开(公告)日：2001-02-21

申请号：CN00121558.2

申请日：2000-08-10

Applicant: 日本电气株式会社

Inventor： 远矢弘和 ,  吉田史朗

IPC: H05K3/46 ,  H05K1/00

CPC classification number: H05K1/0248 ,  H05K1/0218 ,  H05K1/0298 ,  H05K1/162 ,  H05K2201/09263 ,  H05K2201/09309 ,  H05K2201/09327 ,  H05K2201/10689

Abstract: 在装载多个高速、高频电路元件的多层印刷电路板中降低基于电源电流的电磁感应干扰。本发明所公开的多层印刷电路板具有这样的结构,在设有电源布线6的电源层1的上下两侧上分别通过电源绝缘材料层4层叠接地层,而且在这些层的上下单侧或两侧上通过基体绝缘材料层5层叠设有信号布线的信号层3。