显示装置
    1.
    发明授权

    公开(公告)号:CN100429688C

    公开(公告)日:2008-10-29

    申请号:CN200480022241.0

    申请日:2004-08-04

    Abstract: 测试模式产生电路(100)在时钟相位调整期,输出测试模式(TP)。触发电路(110)在移位时钟(SCK)的下降沿,锁存测试模式(TP),并作为测试模式(TP a)输出。锁存差错检测电路(130)根据测试模式(TP a)和延迟移位时钟(DSCK),输出表示是否发生锁存差错的锁存差错检测信号(LM)。时钟相位控制部(120)根据锁存差错检测信号(LM),使移位时钟(SCK)延迟,从而输出延迟移位时钟(DSCK)。

    显示装置
    2.
    发明公开

    公开(公告)号:CN1833267A

    公开(公告)日:2006-09-13

    申请号:CN200480022241.0

    申请日:2004-08-04

    Abstract: 测试模式产生电路(100)在时钟相位调整期,输出测试模式(TP)。触发电路(110)在移位时钟(SCK)的下降沿,锁存测试模式(TP),并作为测试模式(TP a)输出。锁存差错检测电路(130)根据测试模式(TP a)和延迟移位时钟(DSCK),输出表示是否发生锁存差错的锁存差错检测信号(LM)。时钟相位控制部(120)根据锁存差错检测信号(LM),使移位时钟(SCK)延迟,从而输出延迟移位时钟(DSCK)。

Patent Agency Ranking