显示装置
    2.
    发明授权

    公开(公告)号:CN100429688C

    公开(公告)日:2008-10-29

    申请号:CN200480022241.0

    申请日:2004-08-04

    Abstract: 测试模式产生电路(100)在时钟相位调整期,输出测试模式(TP)。触发电路(110)在移位时钟(SCK)的下降沿,锁存测试模式(TP),并作为测试模式(TP a)输出。锁存差错检测电路(130)根据测试模式(TP a)和延迟移位时钟(DSCK),输出表示是否发生锁存差错的锁存差错检测信号(LM)。时钟相位控制部(120)根据锁存差错检测信号(LM),使移位时钟(SCK)延迟,从而输出延迟移位时钟(DSCK)。

    交流等离子体显示设备
    3.
    发明授权

    公开(公告)号:CN1112662C

    公开(公告)日:2003-06-25

    申请号:CN99111200.8

    申请日:1999-07-30

    CPC classification number: G09G3/296 G09G2310/0218 G09G2320/0233

    Abstract: 一种交流等离子体显示设备包括:一对空间隔开的第一和第二面板,第一面板固定有多个沿某一方向延伸的电极,第二面板固定有多对的沿垂直于所述方向延伸的第一和第二电极,成对的第一和第二电极被分成多组;彼此相连的第一连接线,每个和一组中的第一电极相连;彼此相连的第二连接线,每个和一组中的第二电极相连;第一脉冲发生器,每个第一脉冲发生器和一第一连接线及一第二脉冲发生器相连,每个第一脉冲发生器和一第二连接线相连。

    显示装置
    4.
    发明公开

    公开(公告)号:CN1833267A

    公开(公告)日:2006-09-13

    申请号:CN200480022241.0

    申请日:2004-08-04

    Abstract: 测试模式产生电路(100)在时钟相位调整期,输出测试模式(TP)。触发电路(110)在移位时钟(SCK)的下降沿,锁存测试模式(TP),并作为测试模式(TP a)输出。锁存差错检测电路(130)根据测试模式(TP a)和延迟移位时钟(DSCK),输出表示是否发生锁存差错的锁存差错检测信号(LM)。时钟相位控制部(120)根据锁存差错检测信号(LM),使移位时钟(SCK)延迟,从而输出延迟移位时钟(DSCK)。

    交流等离子体显示设备
    7.
    发明公开

    公开(公告)号:CN1243996A

    公开(公告)日:2000-02-09

    申请号:CN99111200.8

    申请日:1999-07-30

    CPC classification number: G09G3/296 G09G2310/0218 G09G2320/0233

    Abstract: 一种交流等离子体显示设备包括:一对空间隔开的第一和第二面板,第一面板固定有多个沿某一方向延伸的电极,第二面板固定有多对的沿垂直于所述方向延伸的第一和第二电极,成对的第一和第二电极被分成多组;彼此相连的第一连接线,每个和一组中的第一电极相连;彼此相连的第二连接线,每个和一组中的第二电极相连;第一脉冲发生器,每个第一脉冲发生器和一第一连接线及一第二脉冲发生器相连,每个第一脉冲发生器和一第二连接线相连。

Patent Agency Ranking