公开(公告)号：CN1983602A

公开(公告)日：2007-06-20

申请号：CN200610166963.4

申请日：2006-12-13

Applicant: 松下电器产业株式会社

Inventor： 守山善也 ,  原田裕二 ,  高桥桂太

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/11568

Abstract: 一种半导体存储装置，具有：形成于P型阱(1)，且以行列状配置有多个存储单元的存储单元阵列区域(A)；将多个存储单元中排列于同一行的存储单元彼此公共连接的多根字线(13)；和在P型阱(1)与存储单元阵列区域(A)分离形成的保护二极管区域(B)。在保护二极管区域(B)中构成有保护二极管元件，该保护二极管元件由在P型阱(1)的上部形成的N型扩散层(9)和P型阱(1)接合构成，各字线(13)通过延伸至保护二极管区域(B)与N型扩散层(9)直接连接，而与保护二极管元件电连接。因此，在堆积了字线形成用的导电层之后的工序中，也可以保护存储单元不受因字线的带电而引起的高电压的施加的影响。

公开(公告)号：CN1964052B

公开(公告)日：2011-02-02

申请号：CN200610101552.7

申请日：2006-07-12

Applicant: 松下电器产业株式会社

Inventor： 桥爪贵彦 ,  高桥信义 ,  吉田幸司 ,  高桥桂太 ,  栗原清志 ,  守山善也

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/115 ,  H01L27/11568

Abstract: 本发明提供能够防止因在半导体存储装置的制造工序中产生的UV光引起的Vt变动、且可靠性高的半导体存储装置及其制造方法。在存储器单元(100)上形成层间绝缘膜(106)，在该层间绝缘膜中形成与位线(102)相连的位线接触柱(109)，所述存储器单元包括：由形成在半导体基板(101)的扩散层构成的位线(102)、在位线(102)之间形成的捕获性栅极绝缘膜、在栅极绝缘膜上形成的字线(104)。并且，在层间绝缘膜上的至少覆盖存储器单元(100)的区域形成遮光膜(105)，该遮光膜(105)的一部分在位线接触柱(109)的附近，形成为从层间绝缘膜(106)的表面进一步向膜中延伸。

公开(公告)号：CN1983602B

公开(公告)日：2012-01-04

申请号：CN200610166963.4

申请日：2006-12-13

Applicant: 松下电器产业株式会社

Inventor： 守山善也 ,  原田裕二 ,  高桥桂太

IPC: H01L27/115 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/11568

Abstract: 一种半导体存储装置，具有：形成于P型阱(1)，且以行列状配置有多个存储单元的存储单元阵列区域(A)；将多个存储单元中排列于同一行的存储单元彼此公共连接的多根字线(13)；和在P型阱(1)与存储单元阵列区域(A)分离形成的保护二级管区域(B)。在保护二级管区域(B)中构成有保护二级管元件，该保护二级管元件由在P型阱(1)的上部形成的N型扩散层(9)和P型阱(1)接合构成，各字线(13)通过延伸至保护二级管区域(B)与N型扩散层(9)直接连接，而与保护二级管元件电连接。因此，在堆积了字线形成用的导电层之后的工序中，也可以保护存储单元不受因字线的带电而引起的高电压的施加的影响。

公开(公告)号：CN1964052A

公开(公告)日：2007-05-16

申请号：CN200610101552.7

申请日：2006-07-12

Applicant: 松下电器产业株式会社

Inventor： 桥爪贵彦 ,  高桥信义 ,  吉田幸司 ,  高桥桂太 ,  栗原清志 ,  守山善也

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/115 ,  H01L27/11568

Abstract: 本发明提供能够防止因在半导体存储装置的制造工序中产生的UV光引起的Vt变动、且可靠性高的半导体存储装置及其制造方法。在存储器单元(100)上形成层间绝缘膜(106)，在该层间绝缘膜中形成与位线(102)相连的位线接触柱(109)，所述存储器单元包括：由形成在半导体基板(101)的扩散层构成的位线(102)、在位线(102)之间形成的捕获性栅极绝缘膜、在栅极绝缘膜上形成的字线(104)。并且，在层间绝缘膜上的至少覆盖存储器单元(100)的区域形成遮光膜(105)，该遮光膜(105)的一部分在位线接触柱(109)的附近，形成为从层间绝缘膜(106)的表面进一步向膜中延伸。