公开(公告)号：CN1093286C

公开(公告)日：2002-10-23

申请号：CN95106576.9

申请日：1995-06-06

Applicant: 松下电器产业株式会社

Inventor： 山本裕明 ,  尾崎伸治 ,  西道佳人

IPC: G06F9/38

CPC classification number: G06F9/382 ,  G06F9/3802 ,  G06F9/3814 ,  G06F9/3869

Abstract: 本发明中对应于可执行特定种类指令的两个指令执行部设置了用于选择所输入的指令中的一个、并输出到各指令执行部的指令选择电路。2条指令总线连接在指令待机部。指令待机部和各指令选择电路的输入部由2条待机指令总线连接着。由控制部检出从指令总线来的指令中在哪个指令执行部都未被执行的指令，使该指令在指令先进先出电路中待机后，从指令待机总线输入到指令选择电路，使其选择下面的选择时间。由此，能够迅速地并行进行不同种类指令的处理。

公开(公告)号：CN1115056A

公开(公告)日：1996-01-17

申请号：CN95106576.9

申请日：1995-06-06

Applicant: 松下电器产业株式会社

Inventor： 山本裕明 ,  尾崎伸治 ,  西道佳人

IPC: G06F9/38

CPC classification number: G06F9/382 ,  G06F9/3802 ,  G06F9/3814 ,  G06F9/3869

Abstract: 设置选择对于可执行特定种类指令的两个指令执行部的输入端的一个指令，并输出到各指令执行部的指令选择电路。2条指令总线连接在指令待机部。指令待机部和各指令选择电路的输入部由2条待机指令总线连接着。由控制部检出从指令总线来的指令中在哪个指令执行部都未被执行的指令，使该指令在指令先输入先输出电路中待机后，从指令待机总线输入到指令选择电路，使其选择下面的选择时间。

公开(公告)号：CN1257451C

公开(公告)日：2006-05-24

申请号：CN02105824.5

申请日：1995-06-06

Applicant: 松下电器产业株式会社

Inventor： 山本裕明 ,  尾崎伸治 ,  西道佳人

IPC: G06F9/38

CPC classification number: G06F9/382 ,  G06F9/3802 ,  G06F9/3814 ,  G06F9/3869

Abstract: 本发明其目的是在考虑到达超高速缓冲存储器的地址信号的延迟量的基础上，由设置可以得到具有最佳定时的超高速缓冲存储器动作定时控制信号的物理构成，来谋求数据处理装置动作的高速化，本发明提供了一种至少配置有超高速缓冲存储器的数据处理装置，具有产生地址信号(S22)的地址发生装置；以和地址信号(S22)的变化定时一致的定时产生地址同步时钟脉冲信号(S10)的时钟脉冲发生装置；用上述地址同步时钟脉冲控制信号(S10)控制上述超高速缓冲存储器的动作定时的超高速缓冲器控制装置。

公开(公告)号：CN1075667C

公开(公告)日：2001-11-28

申请号：CN97103797.3

申请日：1997-04-18

Applicant: 松下电器产业株式会社

Inventor： 西道佳人 ,  小椋里 ,  尾崎伸治 ,  得能诚司 ,  三好明 ,  山本裕明 ,  春日义昭

IPC: H01L27/02

Abstract: 一种半导体集成电路含有一个至少能实现该半导体集成电路一部分功能的功能模块。该功能模块含有多个基本单元和多个端块单元。多个端块单元中的每个单元都有一个连接器，用来传递另一个半导体集成电路和多个基本单元中的一个单元之间的通信。

公开(公告)号：CN1163483A

公开(公告)日：1997-10-29

申请号：CN97103797.3

申请日：1997-04-18

Applicant: 松下电器产业株式会社

Inventor： 西道佳人 ,  小椋里 ,  尾崎伸治 ,  得能诚司 ,  三好明 ,  山本裕明 ,  春日义昭

IPC: H01L27/02

Abstract: 一种半导体集成电路含有一个至少能实现该半导体集成电路一部分功能的功能模块。该功能模块含有多个基本单元和多个端块单元。多个端块单元中的每个单元都有一个连接器，用来传递另一个半导体集成电路和多个基本单元中的一个单元之间的通信。

公开(公告)号：CN1168000C

公开(公告)日：2004-09-22

申请号：CN97121200.7

申请日：1997-10-28

Applicant: 松下电器产业株式会社

Inventor： 三好明 ,  山本裕明 ,  西道佳人

IPC: G06F7/50 ,  G06F17/50

CPC classification number: G06F7/508 ,  H01L27/0207 ,  H01L27/092

Abstract: 本发明公开了一种加法电路，把块进位生成逻辑和块进位传输逻辑作成小布局面积高速动作。连续3位的块进位生成逻辑，为G0＝g2+p2·g1+p2·p1·g0；/G0＝/p2+/g2·/p1+/g2·/g1·/g0。即，用1个P型MOS管(106)、2个P型MOS管(104、105)的串联电路(3)以及3个P型MOS管(101、102、103)的串联电路(4)作成上述/G0。用1个N型MOS管(107)、2个N型MOS管(108、109)的串联电路(6)以及3个N型MOS管(110、111、112)的串联电路(7)作成上述G0。

公开(公告)号：CN1397873A

公开(公告)日：2003-02-19

申请号：CN02105824.5

申请日：1995-06-06

Applicant: 松下电器产业株式会社

Inventor： 山本裕明 ,  尾崎伸治 ,  西道佳人

IPC: G06F9/38

CPC classification number: G06F9/382 ,  G06F9/3802 ,  G06F9/3814 ,  G06F9/3869

Abstract: 本发明中对应于可执行特定种类指令的两个指令执行部设置了用于选择所输入的指令中的一个、并输出到各指令执行部的指令选择电路。2条指令总线连接在指令待机部。指令待机部和各指令选择电路的输入部由2条待机指令总线连接着。由控制部检出从指令总线来的指令中在哪个指令执行部都未被执行的指令，使该指令在指令先进先出电路中待机后，从指令待机总线输入到指令选择电路，使其选择下面的选择时间。由此，能够迅速地并行进行不同种类指令的处理。

公开(公告)号：CN1181538A

公开(公告)日：1998-05-13

申请号：CN97121200.7

申请日：1997-10-28

Applicant: 松下电器产业株式会社

Inventor： 三好明 ,  山本裕明 ,  西道佳人

IPC: G06F7/50 ,  G06F17/50

CPC classification number: G06F7/508 ,  H01L27/0207 ,  H01L27/092

Abstract: 在加法电路中,把块进位生成逻辑和块进位传输逻辑作成小布局面积高速动作。连续3位的块进位生成逻辑,为G0=g2+p2·g1+p2·p1·g0;/G0=/p2+/g2·/p1+/g2·/g1·/g0。即,用1个P型MOS管106、2个P型MOS管104、105的串联电路3以及3个P型MOS管101、102、103的串联电路4作成上述/G0。用1个N型NOS管107、2个N型MOS管108、109的串联电路6以及3个N型MOS管110、111、112的串联电路7作成上述G0。