晶体管最优化方法、集成电路布局设计方法及其相应装置

    公开(公告)号:CN1268771A

    公开(公告)日:2000-10-04

    申请号:CN00103097.3

    申请日:2000-02-24

    CPC classification number: G06F17/5068

    Abstract: 使用对一个晶体管尺寸设定了多个折叠段数的折叠模型,以使晶体管的尺寸及折叠段数最优化。在所述折叠模型中,若将晶体管尺寸W的下限值定为W0,配置区域的高度定为H0,便能在满足:W/H0≤N≤W/W0的范围内,任意地设定折叠段数N。通过使用该折叠模型而在满足所给出的设计要求的范围内,将晶体管的尺寸和折叠段数一起最优化,就能设计成在面积及性能等方面更优良的集成电路。

Patent Agency Ranking